| 主题:从容应对高速产品量产的挑战 |
| 在线问答: |
| [问：wangshy_mail] |
请问Cadence现在的最新版本是多少？有什么样的新功能吗？在15.0中修改敷铜时运行速度很慢这一问题是否得到解决？ |
| [答：Jianwei] |
15。1,seminor中有详细地介绍 |
[2004-2-17 10:22:17] |
| [问：eijuoh] |
请您查一下CADENCE自带的库里边有一个DS26LS32（好象有两个，一个时AS，一个时EC）的差分器件，用PART
DEVELOPER 打开时，在JEDEC_TYPE
中看不到有任何信息，但我把它放入原理图，然后打包生成PCB时，却能够调出来它的封装，这是为什么，难道在CADENCE中除了JEDEC_TYPE外，还有其他东西对应器件的封装么？ |
| [答：Jianwei] |
请您留下联系方式，我们会再seminor之后，给你具体答复 |
[2004-2-17 10:28:27] |
| [问：chuanshuo] |
cadence的EDA工具和其他公司的EDA工具相比，优势在那里？ |
| [答：Jianwei] |
统一的设计数据/规则管理平台完整的高速PCB设计流程业界领先的自动布线工具specctra |
[2004-2-17 10:31:26] |
| [主持人：ChinaECNet] |
我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。 |
[2004-2-17 10:31:35] |
| [问：kfu_zxf] |
1、听说已有公司在做关于电磁兼容性的“立体建模”与测试的工作，不知贵公司有没有这方面的开发意向或是已有相关产品？ |
| [答：Zhangmin] |
EMC的问题可以由许多电磁方面的原因引起，仿真参数和边界条件设置又很困难，这将直接影响仿真结果的准确性和实用性。最通常的做法是将控制EMC的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制，设计完成测试验证后又可以形成新的规则应用的新的设计中。Cadence公司现在做EMC的工具是EMControl,就是这样一个规则控制的专家系统。 |
[2004-2-17 10:32:18] |
| [问：snoopy] |
插接件的IBIS模型如何建立？ |
| [答：Henry] |
通常我们得到的接插件模型都是SPICE格式的，如果您指的是从SPICE格式转成IBIS格式的话，可以通过手工编辑把SPICE格式转成IBIS格式。如果是在Cadence软件中使用的话，不必转IBIS，可直接转成Cadence的DML格式。 |
[2004-2-17 10:34:08] |
| [主持人：ChinaECNet] |
在此回答问题的专家是Cadence公司的：JianWei, Zhangmin, Henry, Harvey,
Jacob |
[2004-2-17 10:34:41] |
| [问：robin] |
S-P-B 是一个新的概念吗?
为什么说Cadence可以帮助实现高速产品的量产? |
| [答：Jianwei] |
S-P-B 三个字母分别代表Silicon, Package, Board, 也就是指所谓的Silicon into Package,
Package onto
Board的提法。它实际上强调的是高速电子产品量产必须重视从芯片到封装再到PCB板制造的整个产业链之间的联系，只有保证整个产业链之间紧密，协调一致的配合，进行协同设计，才有可能尽早抢占市场，获得好的收益。Cadence公司对于芯片/封装以及PCB板设计制造的全部流程都提供了完整的解决方案。从芯片的I/O管脚规划，到芯片封装，再到印刷电路板的自动布局/布线，都有统一的设计指标约束管理工具来保证设计的质量；各个环节的数据交互和控制都有ePLM系统来管理和协调，充分保证产品的可生产性和可制造性。针对高速信号的互连线设计，又提供了信噪分析，电气约束，电源/地完整性分析以及电磁兼容规则检查等功能，可以进一步帮助用户处理好复杂的高速电子产品设计的要求，让您可以非常自信地去面对高速产品设计和生产的挑战，在高端产品设计领域中可以抢先一步，获得额外丰厚的利润。 |
[2004-2-17 10:35:16] |
| [问：minghaoxu] |
刚刚介绍的工具有没有试用版？ |
| [答：Jianwei] |
没有 |
[2004-2-17 10:35:41] |
| [问：525wy] |
贵公司的设计文件与Protel的兼容吗？我的同事和兄弟单位都是用Protel |
| [答：Jianwei] |
不兼容，protel可以生成allegro能够接受的网表 |
[2004-2-17 10:36:54] |
| [问：xuyb123] |
对于高速PCB来说，应该采取怎样的布线顺序比较好？ |
| [答：Henry] |
这个我认为应该是Case By
Case的，但通常的布线顺序是：时钟信号和其它高速信号，数据\地址信号，IO信号，和控制信号。 |
[2004-2-17 10:38:23] |
| [问：zhonjia] |
在Allegro中，怎样才能实现UNDO
功能？(即撤销上一次或多次操作) |
| [答：Jianwei] |
opps操作可以实现一部undo在allegro15。2中有了真正undo功能 |
[2004-2-17 10:39:00] |
| [问：ljh9197] |
我只对PCB设计感兴趣，Candence有专门的软件吗？ |
| [答：Jianwei] |
cadence的PSD系列产品为用户提供了完善的PCB设计流程 |
[2004-2-17 10:40:24] |
| [问：robin] |
能否介绍一下电磁兼容分析工具采用的算法吗？ |
| [答：Jianwei] |
Cadence的电磁兼容工具不是一个仿真分析工具，而是一个基于专家设计经验总结所得到的一个设计规则检查工具。电磁兼容问题是一个复杂且棘手的问题，但借助于专家以往的经验，Cadence工具中汇总出多达成25个以上的电磁兼容检查规则，让经验不多的工程师可以在不需要建立任何电磁兼容分析模型的情况下，直接对PCB板设计中潜在的电磁兼容问题进行检查，并自动定位出相应的PCB板图上的出错位置，同时提供相应的修改意见和建议，帮助工程师快速地解决设计中所存在的电磁兼容问题。这种利用专家设计经验来进行规则检查的方案是一个简单，方便却十分有效，实用的解决方案。 |
[2004-2-17 10:40:26] |
| [问：yingfeng] |
我是一名Cadence的初学者，cadence功能之强大，尤其是元件管理方面的强大功能让我印象深刻。请各位老师提出一些好的建议使我们能尽快掌握cadence！不胜感激 |
| [答：Jianwei] |
参加CAdence培训，理论与实践相结合 |
[2004-2-17 10:41:36] |
| [问：spuk] |
Cadense的集成开发环境所需的系统资源是如何？运行查错、仿真、对比等所较耗资源的功能时，运行速度如何？还有最重要的稳定性和准确性如何？为什么安装Cadense要会用掉近8G的硬盘空间？！！ |
| [答：Jianwei] |
操作系统：win2k,winxp,CPU：P II
以上稳定性准确性很好如果再FAT32格式安装要占用6G以上，再NTFS上3G左右 |
[2004-2-17 10:43:03] |
| [问：stjianga] |
In the sever competition enviorment, how
Cadence could take the most of the market share in SFV, ICD,
CIC,etc..? |
| [答：Jianwei] |
请致电cAdence office 010-82872200 |
[2004-2-17 10:43:46] |
| [问：zwgflash] |
请问Cadence提供DSP和FPGA的元件库吗，如果有，怎样获得 |
| [答：Jianwei] |
在安装时，自动装入 |
[2004-2-17 10:44:25] |
| [问：goldenox] |
我们知道,在PCB绘制过程中规则的制定有十分重要的作用,请问专家规则的制定有什么技巧,特别是在高速小型板上有些什么值得注意的地方吗?谢谢 |
| [答：Henry] |
好的规则的制定主要是：良好的布局规划和能够很好的实施，没什么技巧，需要对PCB上的相关情况非常熟悉。高速小型板，如果是指信号速率较高，板的尺寸较小的话，更应该注意电源的问题，串扰问题，以及由此引起的EMI问题。 |
[2004-2-17 10:44:51] |
| [问：yeey] |
在使用CADENCE
PCB进行EMI分析时需要具备什么样的条件？能否简单介绍一下分析的整个过程？ |
| [答：Zhangmin] |
EMC的问题可以由许多电磁方面的原因引起，仿真参数和边界条件设置很困难，这将直接影响仿真结果的准确性和实用性。Cadence的做法是将控制EMC的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制，设计完成测试验证后又可以形成新的规则应用的新的设计中。需要的条件主要是关键器件与信号的关注等级，比如重要器件与信号设为1等级，还有器件的IBIS模型和信号的频率等。分析过程就是设置好条件后，用EMC的各项设计规则对设计进行检查，对违反规则的部分进行调整。 |
[2004-2-17 10:46:13] |
| [问：spuk] |
cadence 有没有标准PCB库？是不是要每间公司自己做？ |
| [答：Jianwei] |
cadence 提供一部分封装库 |
[2004-2-17 10:47:22] |
| [问：glnlinan] |
您好！在原理图建立库元件的时候，用到的元件管脚以什么格式从PDF中COPY到库里呢？是表格还是直接的文字格式？谢谢 |
| [答：Jianwei] |
文字格式，再acrobat中使用列copy |
[2004-2-17 10:48:05] |
| [问：robin] |
SpecctraQuest
EE与SpecctraQuest有多大的差别？ |
| [答：Jianwei] |
SpecctraQuest和SpecctraQuest
EE都是Cadence针对高速信号互连线所提供的分析和优化工具。SpecctraQuest可以应用于原理图设计之前到PCB板布局、布线之后的整个设计流程；而SpecctraQuest
EE则是侧重于在原理图设计阶段进行高速分析和优化的工具；它提供互连线的拓扑结构分析功能，包含有电气约束规则管理工具Constraint
Manager，可以将已经获得的电气约束规则直接应用给原理图中关键的互连线。但从分工而言，它不是用于复杂的电气约束规则的开发的，不能从PCB上抽取已经布好的互连线，进行布线后的仿真，而是主要提供给原理图设计工程师使用的信噪分析及约束规划工具，价格上也比SpecctraQuest更便宜。 |
[2004-2-17 10:48:48] |
| [问：zwgflash] |
在Allegro中，当严格按照步线规则步线时，有时会步不通，或者步出的形状不美观，请问有什么好的办法来解决吗 |
| [答：Jianwei] |
高速PCB布线是一个综合考虑的问题，但是满足性能要求是要优先考虑的 |
[2004-2-17 10:49:44] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2004-2-17 10:50:00] |
| [问：hxylyj] |
先生,你刚才好像没提到cadence的仿真功能,它可以进行仿真吗,效果怎样 |
| [答：Jianwei] |
在Cadence的PCB设计流程中我们提供2种仿真功能功能仿真和性能仿真（信号完整性分析）功能十分完善 |
[2004-2-17 10:51:00] |
| [问：zhangjianfu31] |
多层板布线（8层以上），层是如何安排的，规则是什么 |
| [答：Zhangmin] |
层安排主要考虑板厚与阻抗及干扰控制，每一层的板材参考厂家资料，确定出各层信号与平面层的安排以及每层的厚度。 |
[2004-2-17 10:52:29] |
| [问：xa_zhanggang] |
我公司准备购买
candence软件，能否提供一些使用资料（中文） |
| [答：Jianwei] |
请致电cadence office 010-82872200 |
[2004-2-17 10:52:33] |
| [问：jance27] |
您好，请问在CAndens
psd14.2如何设置进行IC版图设计在手机PCB中，怎样更好的对EMC EMI SI ESD进行有效的控制，特请您详细说明一下BGA，CSP
封装的PCB布线策略及在CAndens系统中的仿真设置问题 |
| [答：Zhangmin] |
IC封装设计用Cadence的APD和APE工具，对EMC,SI问题现在都有专门的工具进行分析，在Cadence工具中还可以把分析结果设定成规则，来驱动自动和手工布线。对BGA走线可以将BGA由中心以十字划分，VIA分别朝左上、左下、右上、右下方向打；十字可因走线需要做不对称调整。尽量以辐射型态向外拉出；避免在内部回旋。BYpass的电容优先放置，对高速信号有线宽、线距要求，走线尽量短，平顺，尽量不跨越VCC分隔线。尽量避免电源信号在BGA区上下穿层，造成不必要的干扰。BGA的四个角落请尽量以表面层拉出，以减少角落的VIA数。可以设定好各项参数用自动布线Fanout来做。
|
[2004-2-17 10:54:18] |
| [问：jance27] |
您好，请问在CAndence
psd14.2如何设置进行IC版图设计在手机PCB中，怎样更好的对EMC EMI SI ESD进行有效的控制，特请您详细说明一下BGA，CSP
封装的PCB布线策略及在CAndens系统中的仿真设置问题 |
| [答：Zhangmin] |
已回答过了 |
[2004-2-17 10:54:53] |
| [问：snoopy] |
怎样能比较好的保证EMI分析的准确性？ |
| [答：Zhangmin] |
EMC的问题可以由许多电磁方面的原因引起，仿真参数和边界条件设置又很困难，很难保证仿真结果的准确性和实用性。 |
[2004-2-17 10:55:47] |
| [问：yuxuan] |
请问25个EMC设计规则能公布吗？ |
| [答：Zhangmin] |
Cadence的工具中对缺省的规则是对用户公开的，对于advanced的规则是付费的。 |
[2004-2-17 10:57:25] |
| [问：32kmcu] |
请问，在做特种焊盘内的过孔时，比如方形孔，在软件里有方便的设置吗？ |
| [答：Jianwei] |
再allegro15.2中我们添加的方形孔的设置，将和设计圆形孔一样方便 |
[2004-2-17 10:57:31] |
| [问：lennonwang] |
请问allegro中PI的分析如何实现，是否像ansoft的工具一样进行全板仿真，并得到磁场分布图？ |
| [答：Jianwei] |
PI可以进行全板电源分析仿真，但是我们与ansoft的仿真机制不同我们更着重在电源系统的频域性能，不会有磁场分布图 |
[2004-2-17 10:58:20] |
| [问：hawkdtw] |
高速PCB布线中，为了减少电磁干扰，我打算布一层敷铜，该敷铜的网络连到GND上，请问该敷铜是整块的好还是网格状的好，另外这两者有什么不同吗？ |
| [答：Zhangmin] |
都可以，两者没有太大不同，网格状主要是对生产加工方面较好 |
[2004-2-17 10:58:37] |
| [问：Zwhuang] |
Allegro软件所设计的PCB能否与其它PCB软件相互转换 |
| [答：Jianwei] |
目前allegro可以直接输入mentor, pads, pcads, zuken的PCB文件 |
[2004-2-17 10:59:17] |
| [问：circhet
66772000] |
请问psb采用的是信号完整性分析的算法是什么？ |
| [答：Zhangmin] |
也是基于Spice的算法，传输线模型用场提取算法。理论基础主要是传输线理论及电磁场理论。 |
[2004-2-17 10:59:18] |
| [问：Lidg] |
Cadence对系统内存有何要求？ |
| [答：Jianwei] |
win2k winxpp ii above2G hard disk |
[2004-2-17 11:00:05] |
| [问：lennonwang] |
随着高速问题的日益受关注，电源完整性(power
integrity)问题和EMI/EMC也越来越突出，请问cadence公司有哪些工具可以提供这些解决方案？ |
| [答：Jianwei] |
我们的解决方案：电源完整性 specctraquest PIEMC设计： EMControl |
[2004-2-17 11:01:09] |
| [问：zwgflash] |
Can we update ours PSD15.0 to PSD15.1?
How? |
| [答：Jianwei] |
只要你在维护期就没有问题请致电cadence office 01082872200 |
[2004-2-17 11:01:14] |
| [问：XYTAN] |
请教高速PCB设计中，差分信号线设计需要注意的问题 |
| [答：Henry] |
对于差分信号，在布线中要注意的是阻抗匹配，如1 两条线的对称性（线宽，线距） 2 两条线间的Skew 3
终端的阻抗匹配（用多大的电阻）等。 |
[2004-2-17 11:02:40] |
| [问：spuk] |
做CONCEPT库时要注意点什么？怎样才能在原理图中加入规则？ |
| [答：Jianwei] |
应该说跟其它软件的原理图建库要求一直在Concept中可以使用属性，或constrait manager 加入规则 |
[2004-2-17 11:02:58] |
| [问：kfu_zxf] |
2、各种关于PCB板布线的电磁兼容性资料上关于“模数混合”布线的建议和分析似乎略有矛盾之处，有的主张分开AGND和DGND然后在ADC处单点连接，而有的主张“只要布局合理”AGND和DGND全部统一起来结果却更好，难得专家在场，特此请教。 |
| [答：Henry] |
Dgnd和Agnd单点连接和统一处理两种方法对于不同的板，有时甚至对于同一块板都是可以的，但前提是：你的PCB设计合理。在现在的高速设计中，泛泛而谈哪一种好，我认为没有什么意义。所以有人说某中方法好的时候，一定要搞清楚其前提条件。再有，AGND和Dgnd的处理和A/D器件有很大关系，有些A/D厂家的芯片其对Agnd和Dgnd的处理就是没有分开的。所以在讨论这个问题时，还需要结合A/D器件来谈。还有，对于Agnd和Dgnd的设计问题，最好是借助一些仿真分析和测试工具（虽然还没有仿真工具可以给出精确的结果，但一些仿真结果还是有参考意义的）。 |
[2004-2-17 11:04:09] |
| [问：zwgflash] |
Cadence公司的PSD系列与其他EDA工具的接口情况如何 |
| [答：Jianwei] |
allegro提供了对mentor, pads, pcads,
何zuken的接口还有一些通用的CAD软件接口以及与ansoft/ads/ensoft的接口 |
[2004-2-17 11:04:40] |
| [问：garyang] |
在allego中如何较快的画等长线 |
| [答：Jianwei] |
使用relative propergation delay 规则 |
[2004-2-17 11:05:30] |
| [问：glnlinan] |
请问cadence的安装占用的空间有多少？ |
| [答：Jianwei] |
NTFS 2G左右 |
[2004-2-17 11:05:59] |
| [问：hxylyj] |
先生,我想系统学习cadence的pcb板布局布线功能,你能告诉我那里有好的学习班,并给我介绍一些好的书籍,最好是中文的,英文
的也可 |
| [答：Jianwei] |
cadence
与北京市政府合作开办了cadence软件技术学院您可以上他们的网战获得更详细的信息:www.zcist.com |
[2004-2-17 11:06:21] |
| [问：jimlean] |
Cadence设计中要用到的器件模型是怎样得到的？还是要芯片加工厂提供的？ |
| [答：Jianwei] |
我们在信号完整仿真中使用IBIS模型，一般都可以从厂家获得CAdence随软件已提供了一部分 |
[2004-2-17 11:07:16] |
| [问：spuk] |
用allegro打开TUT上的.BRD文件时为什么会说是13.2，要用什么方法来搞定？安装CADENCE以后有没一个allegro例子？请问在哪个目录下？ |
| [答：Jianwei] |
使用db_doctor update |
[2004-2-17 11:08:06] |
| [问：tong.bifeng] |
在初始设计中，需要注意哪些比较重要的方面，以利于将来大规模的工业生产？ |
| [答：Jianwei] |
元件库的准确性，封装库的可生产性以及设计中元件选取的正确性等等 |
[2004-2-17 11:08:19] |
| [问：ricky1205] |
为什么在PCB Design Expert中保存的规则，用PCB
studio打开后，再回到PCB Design Expert中，先前的规则会丢失？ |
| [答：Jianwei] |
不知道您使用的是什么版本在15.X中应该不会有这样的问题您可以与Cadence的AE联系010-82872200 |
[2004-2-17 11:09:31] |
| [问：ljh9197] |
Candence公司有没有对EDA软件的综合介绍和与其他EDA软件的对比介绍？ |
| [答：Jianwei] |
有，请致电cadence office 010-82872200 |
[2004-2-17 11:10:04] |
| [问：snoopy] |
插接件IBIS模型,我没有SPICE格式的,手动建立需要哪些信息参数? |
| [答：Zhangmin] |
需要接插件各个Pin的RLGC参数，接插件厂家的资料里面都有。不过很少有包含各个pin之间的耦合参数的，Spice模型里面有耦合参数的描述。 |
[2004-2-17 11:12:22] |
| [问：silverhawk] |
请问各位专家能不能准确度量PCB中的上拉下拉电阻作用，以及滤波电容的作用，到目前我做设计时候都是看芯片资料或者根据经验来布，请问有没有比较一般的原则（特别是对于上拉下拉电阻）。另外，高速数字信号处理PCB中需要特别考虑信号完整性的地方主要在哪些方面？谢谢！ |
| [答：Jianwei] |
上拉/下拉通常用来做阻抗匹配在高速设计中，通常对于driver上升沿时间小于driver到reciever的传输时间的1/2是要使用高速分析 |
[2004-2-17 11:13:18] |
| [问：lennonwang] |
通过静态时序和信号完整性的仿真，我们得到一些layout设计规则，但因为太苛刻，在板级上难以实现，这时候该做如何平衡，使两方面都可以满足？ |
| [答：Henry] |
如果您制定的规则正确的话，那应该坚持设计规则。可以考虑换一些更高速的器件，调整布局等等措施来解决。因为如果在设计规则上作出牺牲的话，设计出来的板子不能满足要求，那这个板子不是毫无用处吗？ |
[2004-2-17 11:14:43] |
| [问：jshluo] |
在手机主办的布线过程,贵公司有没有专门的EDA设计软件? |
| [答：Zhangmin] |
现在对RF方面的设计已有开发一个工具，可以进行RF方面的布线。 |
[2004-2-17 11:15:20] |
| [问：xcxue] |
和SYNOPSYS相比cadence强项是什么？ |
| [答：Jianwei] |
我们这次seminor着重介绍cadence
PCB设计工具，关于SYNOPSYS与cadence比较，涉及IC产品请联系cadence办公室010-82872200 |
[2004-2-17 11:16:19] |
| [问：glnlinan] |
您好！请问cadence是唯一支持Linux操作系统的制PCB板的软件吗 |
| [答：Jianwei] |
是 |
[2004-2-17 11:16:34] |
| [问：qin] |
在PCB设计上如何利用IC的信息?除了它的外形尺寸,IC的性能如何在PCB设计上体现? |
| [答：Henry] |
IC的data
sheet上的关于电气特性的描述的那一部分几乎可以整个被利用来设计PCB：信号的高低电平，噪声容限，时序，功耗等等。 |
[2004-2-17 11:18:51] |
| [问：bli] |
请问PI分析在板级设计的作用，需要什么样的模型支持，贵公司产品和sigrity的产品比较。 |
| [答：Henry] |
PI分析在高速设计中的作用很多：退耦电容的设计，可以减少EMC/EMI问题，提高信号的质量等等。Cadence的PI在作分析时需要板上电容的精确的ESR/ESL模型。 |
[2004-2-17 11:19:23] |
| [问：dengxf1] |
PCB设计时差分线的布线是比较困难的，其DO文件对差分线设计进行定义时有哪些注意的地方或技巧方法以提高设计稳定性？能否给出具体模板？ |
| [答：Zhangmin] |
可以参考Constraint Manager
中对差分线规则的设定，设定完后，这些规则可以带到Spectra中，进行自动布线，这样也就可以形成一个Do文件的模板了。 |
[2004-2-17 11:20:36] |
| [问：garyang] |
走等长线的功能方面，新的软件有没有大的提高，好像在allego中走等长线，量测起来比较麻烦，有没有好办法？ |
| [答：Jianwei] |
再allegro中如果您加入relative propogation delay规则，软件会自动测量现实你的布线状态 |
[2004-2-17 11:22:06] |
| [问：yingfeng] |
对于EMI/EMC candence具有哪些优势 |
| [答：Zhangmin] |
Cadence的工具是一个专家系统，包含了从布局布线到电源地分割以及电容放置等各方面的规则检查，将控制EMC的各项设计规则应用在设计的每一环节，实现在设计各环节上的规则驱动和控制。同时还是一个客户化的界面，对每个客户自己的规则可以由客户自己或Cadence编程设计形成新的规则应用到新的设计中 |
[2004-2-17 11:22:29] |
| [问：kfu_zxf] |
3、如果前一个问题不在本次讲座范围内的话，关于“数字电路”布线中地线是否可以布成环路的问题则与EDA产品相关了，我知道在Protel中默认的地线不能练成“环路”，软件采用的方法是在某个布线阶段“自动去除环路”，而这有时给设计者带来以外的问题，不知贵公司的产品如何认识这种地线环路，并且如何处理的。 |
| [答：Zhangmin] |
Cadence工具中地线可以成环路，但会有DRC，如果确实要设计成环路的话，可以不理会，直接生成光绘即可。 |
[2004-2-17 11:22:56] |
| [问：samire] |
在PCB设计时如何控制EMI?布局时要注意什么问题? |
| [答：Zhangmin] |
参考EMControl工具，里面的规则就有关于布局方面要考虑的问题。 |
[2004-2-17 11:23:47] |
| [问：gary_yang] |
what the new feature of
the psd15.1? |
| [答：Jianwei] |
再seminor中已经有一些介绍，更详细的情况请致电cadence office 010-82872200 |
[2004-2-17 11:23:52] |
| [问：29suns] |
1、cadence下一代产品对windows用户的易操作性上有哪些改进？2、Cadence下一代产品对自动部线及仿真功能的加强有哪些？ |
| [答：Jianwei] |
cadence一直致力于良好人机交互的改进，比如我们在15.x中改进的覆铜区的产生，在15.2中将加入allegro undo/redo
功能，以及html格式报告等新功能 |
[2004-2-17 11:24:28] |
| [问：qin] |
产品的数据库主要包括什么样的内容?包括了什么样的IC?可以增加吗? |
| [答：Jianwei] |
大体上包含了元件的part-number, 封装等 |
[2004-2-17 11:26:27] |
| [问：ljh9197] |
手工布线能否进行设计规则检查？ |
| [答：Jianwei] |
可以，规则加入后，无论手工自动布线，软件都会检查 |
[2004-2-17 11:27:21] |
| [问：zhanlibin] |
过孔的模型如何设置呢？ |
| [答：Henry] |
在Cadence软件中，关于过孔的模型有三种处理方式：1 忽略，2 近似（close formed） 3 精确 （detailed）
在cadence软件中可以通过相应的菜单来设置。 |
[2004-2-17 11:27:52] |
| [问：qin] |
在PCB设计时降低EMI有那几种措施?降低的效果如何检查或模拟?和实际效果有多大误差? |
| [答：Zhangmin] |
可以参考Cadence的EMcontrol工具，上面的每项规则就是降低EMI的措施。现在通过仿真检查比较困难，尤其是共模辐射部分。 |
[2004-2-17 11:29:37] |
| [问：glnlinan] |
请问一般来讲，PCB的电源线达到信号线宽的几倍效果最佳？ |
| [答：Zhangmin] |
电源线与信号线宽没有太大的联系，主要考虑电源的电流大小来确定线宽。 |
[2004-2-17 11:29:41] |
| [问：qqtang
9841131] |
请问在两层PCB板的设计中，该怎样设计电源、模拟地、数字地以及其他元器件之间的绝缘？ |
| [答：Henry] |
绝缘？我想你指的是隔离吧！一般来讲，在这种设计中遵循的原则是各模块之间不要交叉。但要在设计中作到这一点就不太容易了：要规划布局；根据各电源的电流大小，以及其所供电的芯片的主要工作频率来决定彼此的距离等等。 |
[2004-2-17 11:30:35] |
| [问：张振坤] |
该软件和Protel的软件有何区别?有何优点?有那些公司在用? |
| [答：Jianwei] |
cadence 与protel的优势的不言而喻的cadence
一直致力于为PCB提供完善的高速PCB设计流程和工具cadence
在高速信号分析仿真，以及自动布线等方面有绝对的优势目前国内中兴/华为/大唐，以及intel/ge等大量公司选用cadence作为PCB设计的主流工具 |
[2004-2-17 11:31:30] |
| [问：mengyb] |
请问Cadence的PI仿真相对于ansoft的SIwave和Sigrity的PowerSI的优缺点在什么地方 |
| [答：Henry] |
相对于Ansoft的SIwave和Sigrity的PowerSI来说，Cadence的PI的运算速度更快（不同的算法），实用性更强（Cadence的PI并不要求使用者有很强的电磁场的背景）。 |
[2004-2-17 11:33:56] |
| [问：du.xiaohu] |
cadence仿真的时候只能对一些时钟线，特别高速的线自己做仿真。有时其它没有注意的线时序匹配不好。请问candence提供的方针功能最大容限，有没有很好的办法解决这个问题？ |
| [答：Henry] |
在Cadence软件的Constrain Manager中可以设置任意多信号来检测其时序问题，可以解决您说的问题。 |
[2004-2-17 11:34:18] |
| [问：hxylyj] |
也就是说specctraquest能对布线之后的某一根线进行仿真吗 |
| [答：Jianwei] |
是的 |
[2004-2-17 11:34:19] |
| [问：duanxiaoxue] |
请问Cadence软件现在最新版本是多少了？请介绍下以后的规划？ |
| [答：Jianwei] |
15。1本季度末 15。2 |
[2004-2-17 11:35:10] |
| [问：lennonwang] |
采用芯片的spice model仿真比采用IBIS
model仿真要精确的多，但是因spice
model涉及到知识产权，有时获取不易，但有些频段的仿真又需要精确的模型，如何解决这个问题？ |
| [答：Henry] |
如果觉得一定要用SPICE模型来仿真的话，那只能找芯片厂家去解决这个问题，因为只有芯片厂家才有SPICE模型。 |
[2004-2-17 11:36:08] |
| [问：hhyww] |
请问目前哪里能够得到比较好的介绍CADENCE仿真的网站或书籍？ |
| [答：Jianwei] |
http://www.cadencepcb.com/ |
[2004-2-17 11:37:08] |
| [问：wangwenjiang] |
请问，cadence的PC版本的技术支持怎么样，能否与其它EDA软件的技术支持做得一样好，比如protel,mentol.. |
| [答：Jianwei] |
Cadence
在国内有业界最强大的技术支持队伍，可以为客户提供从软件应用，设计方法，以及设计服务等全方位的服务。历年来，独活的客户的好评， |
[2004-2-17 11:37:23] |
| [问：hxylyj] |
我想学习cadence的pcb布局布线功能,在那里有好的学习班和好的学习资料 |
| [答：Jianwei] |
cadence office 会有定期的培训您也可以联系cadence 软件学院 www.zcist.com |
[2004-2-17 11:37:53] |
| [问：linoisme] |
请问Cadence 有没有学生版本？个人可不可以购买或下载？谢谢 |
| [答：Jianwei] |
cadence 没有这样的版本 |
[2004-2-17 11:38:12] |
| [问：glnlinan] |
请问和Protel相比，cadence增加了哪些特点？谢谢 |
| [答：Jianwei] |
更完善的高速PCB设计分析流程，以及强大的自动布线功能 |
[2004-2-17 11:38:51] |
| [问：32kmcu] |
在PCB设计的时候，有些信号线需要做等长，以匹配延时等。请问CADENCE在做等长线（如蛇形等长）时有没有一个方便的比较、管理功能？ |
| [答：Jianwei] |
再constrait manager 中添加relative propgation delay 规则 |
[2004-2-17 11:39:38] |
| [问：ljh9197] |
Candence没有中文网站吗？ |
| [答：Jianwei] |
www.cadence.com.cn |
[2004-2-17 11:39:55] |
| [问：32kmcu] |
ORCAD和PROTEL和CADENCE之间的原理图、PCB图可以互相导入吗？有专门的接口吗？ |
| [答：Jianwei] |
protel 目前提供了对orcad capture 的原理图接口 |
[2004-2-17 11:40:03] |
| [问：qin] |
该设计软件的工作环境是什么?有何配置?价格如何? |
| [答：Jianwei] |
cadence
PCB工具目前支持unix/linux/win2k/winxp平台配置通常不是问题详细情况请致电01082872200 |
[2004-2-17 11:41:02] |
| [问：du.xiaohu] |
cadence在画BGA封装时扇出管脚焊盘大小不一致怎么办？ |
| [答：Jianwei] |
请检查你的规则设定，是不是为不同的线网设定了不同的过孔 |
[2004-2-17 11:41:48] |
| [问：lee_skycau] |
就经验而言，两层板能走多高频率的总线，和线长有什么特殊要求，对于PLL电源和VCC的磁珠选择多大更好些 |
| [答：Zhangmin] |
高速信号不能只考虑频率，主要考虑边沿速率，比如有些2M的信号没有很好的匹配也会有很多SI问题。上升沿时间和线长的关系可以参考传输线的理论。电源磁珠电感的作用为抑制电流变化率，电感越大，抑制效果越好。但同时电感太大则上电特性不好，上电及掉电时，电感两端会产生反电势，这样会对后面的负载产生影响，故参数不宜过大，一般推荐的参数为10uH |
[2004-2-17 11:42:05] |
| [问：tonysjq] |
我能拿到试用版吗？怎么获得 |
| [答：Jianwei] |
请致电cadence office 01082872200 |
[2004-2-17 11:42:18] |
| [问：乔瑞红] |
13。6的版本与此同时15。0的区别是什么，再请简要说明 |
| [答：Jianwei] |
cadence
已经对PSD产品进行了大幅度的改进15。X中的part_devloper的新功能,差分对规则/交互布线，覆铜等功能都是13。6中所没有的 |
[2004-2-17 11:42:29] |
| [问：xcxue] |
作为ALLEGRO的初学者，需要从哪方面入手 |
| [答：Jianwei] |
cadence 软件安装后附带了详尽的在线手册您也可以参加cadence office 定期的培训课程 |
[2004-2-17 11:43:39] |
| [问：zhanlibin] |
specctraquest 支持spice的模型的Ic吗？ |
| [答：Jianwei] |
支持 |
[2004-2-17 11:43:47] |
| [问：snoopy] |
能否详细的介绍一下PI分析方法? |
| [答：Henry] |
PI的分析方法简单来说就是：PI先对电源地平面作Mesh分割，然后用二维传输线方法来建模，结合退耦电容的精确ESR/ESL模型来对电源地平面从DC到1GHZ扫频，最后用这个频响曲线（impedance
VS Frequence)结合板上信号的工作频率，来设计板上电源传输路径上的阻抗，进而完成整个电源地平面和退耦电容的设计。 |
[2004-2-17 11:43:59] |
| [问：zhangjsh] |
是否可以提供演示性软件？通讯地址：天津市红桥区光荣道祥居公寓9-702邮编300131谢谢张津生 |
| [答：Jianwei] |
很抱歉，cadence 对于软件评估有很严格的规定请致电 010-82872200 |
[2004-2-17 11:44:58] |
| [问：miuhonghua] |
我是公司有线产品线作硬件开发的工程师，我刚开始试用Cadence，我原来用过类似PowerPCB、Protel等EDA工具，但是相比起来Cadence的功能更加强大，我现在充分体会了Cadence在PCB的设计和元件管理方面的强大功能，谢谢贵公司提供这么好的产品。作为一个初学者，我最想得到的是各位专家给我们初学者一些有关学习和使用Cadence过程中的有益的忠告或者建议，多谢！ |
| [答：Jianwei] |
感谢您对Cadence 的支持！！！参加CAdence培训，将对您更好地掌握CAdence工具有很大帮助 |
[2004-2-17 11:45:19] |
| [问：qqtang
9841131] |
请问贵公司的cadence软件大概的价格是多少？ |
| [答：Jianwei] |
请致电cadence office 010-82872200 |
[2004-2-17 11:45:27] |
| [主持人：ChinaECNet] |
现在听众提问较多，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。所有问题均已提交给Cadence公司的专家。座谈期间未回答的问题，Cadence公司专家也会逐一回答，并在中电网上公布，请大家注意收看。 |
[2004-2-17 11:46:31] |
| [问：bli] |
请问High
Speed分析当中的时序分析作用?还有对LVDS信号仿真，SQ有什么特殊的支持功能，需要额外模块吗？ |
| [答：Henry] |
时序分析最主要的作用就是防止板上信号间的时序问题。对于LVDS信号的仿真，不需要别的模块，有SQ就可以了，当然你还要有LVDS模型。 |
[2004-2-17 11:46:43] |
| [问：张振坤] |
请介绍如何进行约束管理? |
| [答：Jianwei] |
通常我们使用constrait manager
来管理设计中的电器规则使用规则添加来管理物理规则软件自动对用户添加的电气/物理规则进行在线实时检查，规范设计 |
[2004-2-17 11:47:28] |
| [问：mlincon] |
如何进行电源完整性的仿真？ |
| [答：Henry] |
可以使用Cadence的PI（Power
Integrity）来进行，在PCB设计完之后，调用PI，然后按照PI的Wizard一步一步来作就可以了。 |
[2004-2-17 11:47:59] |
| [问：yingfeng] |
对于初学者请老师就candence的关键掌握哪些，应该注意什么提点建议，谢谢! |
| [答：Jianwei] |
由浅入深，先掌握基本流程，在设及高速分析，并为高速分析做一定的理论准备 |
[2004-2-17 11:49:39] |
| [问：32kmcu] |
CANDENCE输出的PCB文件格式是什么？能否得到绝大多数PCB制造商的支持？ |
| [答：Jianwei] |
rx274x, gr6x00等等，全部的pcb制造商都支持 |
[2004-2-17 11:50:27] |
| [主持人：ChinaECNet] |
在此，中电网特别感谢给予本次中电网在线座谈巨大支持的Cadence公司，特别感谢专门在线回答各位听众（网友）提问的Cadence公司的各位专家们，特别感谢各位听众（网友）积极热情的参与。 |
[2004-2-17 11:53:07] |
| [主持人：ChinaECNet] |
恭喜您，xujunfeng！经过电脑抽奖您在本次座谈中获得一部MP3播放器。 |
[2004-2-17 11:54:59] |
| [主持人：ChinaECNet] |
请网名为xujunfeng！的用户与中电网联系(8610-82888222-7009 或
lilin@chinaecnet.com)。 |
[2004-2-17 11:55:27] |
| [主持人：ChinaECNet] |
祝大家事业有成、生活愉快！欢迎多提宝贵意见，欢迎关注中电网，下次再见。 |
[2004-2-17 11:55:44] |
中电网官方微博
