| 主题：了解使用方便的部分重新配置流程 |
| 在线问答：关于本次在线座谈如有问题，可点击这里继续提问！ |
| [问：liutao111] |
基于模块的动态部分重新配置和基于差异的动态部分重新配置在实现上有什么不同？ |
| [答：] |
首先，针对的更新对象不同，部分重配置可以对逻辑模块、数字信号处理模块、存储器模块重配，动态重配置可以对PLL和收发器进行重配置。 其次，设计的方式上，部分重配基于设计分区或ECO，动态重配需要在设计中例化特定的重配置模块来访问相关的控制寄存器。 更新的方式， |
[1900-1-1] |
| [主持人：ChinaECNet] |
各位网友，大家上午好。欢迎大家参加Altera在线座谈，本次座谈已经进入到了Q&A环节，欢迎大家踊跃提问，Altera的专家将耐心细致的为您解答问题！感谢大家的大力支持！谢谢！ |
[2010-11-25 10:14:52] |
| [问：demonyh] |
如何看到重配置之后的资源占用情况?
在重配时间内输出状态是什么样的？保持还是关闭状态？
请问专家在完成动态可重配置完成操作之后，是否还要重新进行综合、Map、布局布线这些操作呢？ |
| [答：Lily Zhang] |
重配置之后的资源占用情况可以在Quartus II编译报告中看到。在重配置时，与重配置部分无关的部分仍然工作，输出正常。重配置部分相关的输出可以根据设计需要设定。部分重配置有两种流程，一种基于logic lock, 另一种基于ECO。是需要重新编译的，并且可以对不同的部分设计进行时序比较。 |
[2010-11-25 10:23:14] |
| [问：yxhua] |
QuartusII设计软件的渐进式编译设计流程在设计上有什么优势？ |
| [答：Lily Zhang] |
有利于设计更新和团队同时进行开发。 |
[2010-11-25 10:24:40] |
| [问：fqzxw] |
只有28-nmStratix?VFPGA才支持部分重配置吗/ |
| [答：Lily Zhang] |
目前只有Stratix V FPGA支持部分重配置。其他的FPGA目前只支持PLL/GXB的动态重配置。 |
[2010-11-25 10:25:54] |
| [问：hjb85] |
可实现部分重新配置的FPGA有些什么特点？是否所有的FPGA均可实现部分重新配置的设计？ |
| [答：Lily Zhang] |
可以在器件工作的时候，对FPGA的配置存储器（CRAM）进行更新。目前只有Stratix V可以实现部分重新配置的设计。将来的器件中也会应用该特性 |
[2010-11-25 10:28:25] |
| [问：jfluo] |
Altera是建议直接使用Q II编译HDL源码，还是使用第三方EDA工具先把HDL源码编译为cdf后，再使用Q II工具编译？ |
| [答：Lily Zhang] |
可以使用Quartus II的综合工具，也可以使用第三方的综合工具。 |
[2010-11-25 10:29:32] |
| [问：manmenghua] |
ALTERA芯片中配置位流的存储区域有怎样的抗电磁脉冲干扰的设计吗？ |
| [答：Lily Zhang] |
针对SEU的情况，可以对CRAM区域进行CRC校验。Stratix V的配置存储区有基于帧的ECC电路。另外还可以进行CRC校验，检测SEU引起的干扰。 |
[2010-11-25 10:32:22] |
| [问：tengzhihua] |
部分重新配置的方法对于系统已有软件的改动会很大吗？ |
| [答：Lily Zhang] |
部分重新配置是基于logic lock或者ECO的方式进行的。如果模块划分恰当，对于已有的部分不会有很大影响。 |
[2010-11-25 10:33:46] |
| [问：yxhua] |
请专家具体介绍一下，采用StratixVFPGA能对那些区进行重新配置？ |
| [答：Lily Zhang] |
部分重配置：逻辑模块、数字信号处理模块、存储器模块 动态重配置：收发器、PLL |
[2010-11-25 10:35:08] |
| [问：grandnie] |
请问专家Alteral公司的CyclloneII2C70F672C8芯片内部支持动态部分可重构的功能吗？ |
| [答：Lily Zhang] |
不支持。 |
[2010-11-25 10:36:29] |
| [问：lihaieeee] |
QuartusII设计软件可以对Cyclone系列FPGA进行部分重新配置吗？如何进行？ |
| [答：Lily Zhang] |
目前的Cyclone系列还不支持部分重配置。Cyclone III/Cyclone IV只支持PLL动态重配置。 |
[2010-11-25 10:38:35] |
| [主持人：ChinaECNet] |
各位网友大家好，欢迎大家参加Altera在线座谈，目前本次座谈已近进入到了Q&A阶段，欢迎大家踊跃提问。如果大家需要和Altera取得联系，请登录http://www.altera.com.cn/corporate/contact/con-index.html#1
Altera将会用专业的团队，为您服务！谢谢！ |
[2010-11-25 10:38:36] |
| [问：yxhua] |
部分重新配置是否可以在线实现和动态进行？ |
| [答：Lily Zhang] |
是的，可以实现。 |
[2010-11-25 10:39:09] |
| [问：hjb85] |
部分重新配置后是否还需要验证或仿真？如何进行？是局部还是全部仿真？ |
| [答：Lily Zhang] |
是的，需要对每一个更新的模块进行仿真或验证。由于是基于模块化的设计，在Quartus II中，会对包含了active module的整个设计进行编译，可以根据设计的具体情况来验证、分析。 |
[2010-11-25 10:49:11] |
| [问：jackking0204] |
QuartusII针对部分可重组有无版本上的限制?例如10版以后才支持等 |
| [答：Lily Zhang] |
将在Quartus II 11.0后支持部分重配置。 |
[2010-11-25 10:50:05] |
| [问：manmenghua] |
动态重配置可否利用PS方式进行配置呢？ |
| [答：Lily Zhang] |
目前可以在16-bit FPP的方式进行部分重配置。 动态重配置并不更新CRAM，不是通过PS配置接口实现的。而是通过特定的重配置模块，利用逻辑资源更新PLL/GXB的配置寄存器进行重配。 |
[2010-11-25 10:52:51] |
| [问：syh09] |
只需要对增加功能部分进行编译，然后直接下载吗？ |
| [答：Lily Zhang] |
Quartus II会对包含了增加功能模块的整个设计进行编译，产生的配置文件有基于整个器件的配置文件，和基于更新模块的配置文件。可以直接下载更新模块的配置部分。 |
[2010-11-25 10:54:58] |
| [问：jwdxu2009] |
请问一下价格，是多少呢？能免费试用吗？ |
| [答：Lily Zhang] |
可以联系下面链接中的Altera授权代理商。http://www.altera.com.cn/corporate/contact/con-index.html |
[2010-11-25 10:57:39] |
| [问：liutao111] |
为了能进行部分重新配置，在开始设计FPGA时如何进行更细粒度的功能模块划分？有什么样原则吗？ |
| [答：Lily Zhang] |
部分重配置模块的大小和数量没有限制，可以从单个LAB到整个器件。可以使用logicLock定义分区。只更新部分模块时，模块的边界是不能改变的，不同模块之间可能会需要一些相应的握手信号。当进行部分重配置时，部分模块的复位信号不是全局复位，需要通过设计保证想要实现的功能。 |
[2010-11-25 11:09:50] |
| [问：lihaieeee] |
StratixVFPGA用在那些领域需要部分重新配置？ |
| [答：Lily Zhang] |
可以对Stratix V的逻辑模块，数字信号处理模块，以及存储器模块进行部分重配置。 |
[2010-11-25 11:10:59] |
| [问：jackson2005] |
部分重新配置功能是否在晶片中置入支援此功能的模塊,若沒使用到部分重新配置功能時,是否反而形成浪費? |
| [答：Lily Zhang] |
部分重配置并不需要利用逻辑资源实现更新模块。而是通过特定配置接口对配置存储器进行更新，所以不会形成浪费。 |
[2010-11-25 11:14:15] |
| [问：hjb85] |
Altera可以进行部分重新配置的器件是否局限在28nm的器件？ |
| [答：Lily Zhang] |
目前只有28nm Stratix V支持，将来的器件也会应用该特性。 |
[2010-11-25 11:15:13] |
| [问：hjb85] |
我以前使用Xilinx的ISE软件，现在想使用Altera的QuartusII软件，需要做些什么？ |
| [答：Lily Zhang] |
下面的链接是关于从ISE到Quartus II的讲座：http://www.altera.com/products/software/switching/ise/ise-designers.html还可以参考an307:http://www.altera.com/literature/an/an307.pdf |
[2010-11-25 11:18:45] |
| [问：lxlxlala] |
部分重配置技术是怎样的情况下，需要使用？其使用会给设计带来哪些优势？（具体的，希望能有例子说明AZZ） |
| [答：Lily Zhang] |
当不同的功能模块不需要同时工作的时候，或者部分功能模块需要更新，增加功能的时候，可以使用部分重配置技术。 优势：1. 资源的重复利用：可以在单个FPGA上实现多种应用，降低功耗，减少器件数量，减小板子面积，降低成本2. 可以远程更新设计，支持系统升级。3. 缩短更新时间，在更现时，可以保持系统的其他功能继续工作。 应用方面：OTN复用转发器解决bug时的动态更新基站的重新配置多通道多网络的软件无线电医疗CAT系统的快速的算法改变等等 |
[2010-11-25 11:28:29] |
| [问：lihaieeee] |
什么是FPPx16配置模式？ |
| [答：Lily Zhang] |
16位宽的并行被动配置模式 |
[2010-11-25 11:29:05] |
| [问：qian15] |
请介绍一下在使用过程中能不能实时把很小的一部分数据（比如开机次数）更新保存至EPCS16中。如何操作？ |
| [答：Lily Zhang] |
可以利用altasmi_parallel或者Nios II的epcs_controller对EPCS器件中空闲的地址进行访问，使用非配置数据空间存储用户数据。 |
[2010-11-25 11:30:46] |
| [问：manmenghua] |
我在试验中发现ALTERA FPGA(运行Nios)遭受ESD电磁脉冲干扰后，出现死机现象，是否因为配置数据被破坏呢？利用部分重配置功能能否恢复呢？谢谢 |
| [答：Lily Zhang] |
不一定是配置数据被破坏，需要对具体的设计以及工作环境进行分析。 当然，利用部分重配置，对模块进行重配相当于重新开始，可以恢复。 |
[2010-11-25 11:33:49] |
| [问：lihaieeee] |
在设计100GOTNmuxponder时，如何进行部分重新配置？设计流程图？ |
| [答：Lily Zhang] |
可以参考下面链接中的文档：http://www.altera.com/literature/wp/wp-01126-stxv-100g-otn-muxponder.pdfhttp://www.altera.com/literature/wp/wp-01137-stxv-dynamic-partial-reconfig.pdf |
[2010-11-25 11:35:51] |
| [问：bjrr] |
对于模块级的部分重构，FPGA中可重构的区域是否被划分成了固定大小或者有固定位置？ |
| [答：Lily Zhang] |
是的，基于设计分区和增量式编译，可以划分固定区域为重配置的部分。当然，具体划分时，对大小和位置没有限制，最小可以是单个LAB单元。 |
[2010-11-25 11:41:52] |
| [问：lxlxlala] |
重配置功能提到的配置几个不同工作的模块，这几个模块在逻辑上有联系么？（有硬件连接没？）—— |
| [答：Lily Zhang] |
划分好需要重配置的功能模块后，边界就固定了，可以没有逻辑关系，也可能这些不同工作模块与其他不更新的模块具有相同的接口。 |
[2010-11-25 11:44:50] |
| [问：hongpanfeng] |
重新配置是否可以远程进行？ |
| [答：Lily Zhang] |
部分配置数据可以远程更新，使用网络或其他通信方式，传送给配置控制器或者存放到存储器，通过配置控制器对FPGA进行部分重配置。 |
[2010-11-25 11:46:29] |
| [问：liguang169] |
配置是否外接电脑来可以保存？以便以后再使用。 |
| [答：Lily Zhang] |
每一次编译，Quartus II都会产生整个器件的配置文件和更新模块的配置文件。可以根据系统情况，合理保存在任何存储器中。在更新时，可以将部分重配置数据存放在存储器的不同区域，原有的配置数据不会丢失。在需要的时候，配置控制器可以使用原来的数据对适当的模块恢复配置。 |
[2010-11-25 11:49:34] |
| [问：bjrr] |
是否支持对FPGA内部的某一区域内逻辑进行动态重构？ |
| [答：Lily Zhang] |
是的，可以对Stratix V的某一区域内的逻辑进行重配置。 |
[2010-11-25 11:50:37] |
| [问：bowei181] |
刚才讲的OTN复用转发器的作用是什么，没听懂？ |
| [答：Lily Zhang] |
可以参考文档：http://www.altera.com.cn/literature/wp/wp-01126-stxv-100g-otn-muxponder_CN.pdf |
[2010-11-25 11:52:10] |
| [主持人：ChinaECNet] |
各位网友大家好，本次座谈已经接近尾声，还没有回答的问题，我们会请专家在会后补充好答案，重新上传到中电网的网上，请大家随时关注中电网更新！谢谢！ |
[2010-11-25 11:58:33] |
| [问：jackking0204] |
您好请问要用部分可重组会和license有关吗 |
| [答：Lily Zhang] |
该特性将在Quartus II 11.0中推出，现在没有特殊license的要求。 |
[2010-11-25 11:58:39] |
| [问：hjynet] |
在Cyclone V系列器件中会不会采用部分可重配置技术？ |
| [答：Lily Zhang] |
有这方面的计划。 |
[2010-11-25 12:00:38] |
| [主持人：ChinaECNet] |
各位网友，本次座谈马上就要结束了，感谢大家的参与！关注Altera！关注中电网！我们下次再见！ |
[2010-11-25 12:01:19] |
| [问：lihaieeee] |
基于SRAMFPGA和基于Flash的FPGA在部分重新配置上有和区别？ |
| [答：Lily Zhang] |
现在Altera FPGA都是基于SRAM结构的。 |
[2010-11-25 12:02:13] |
| |
非在线问答 |
|
| [问：carolmede] |
28-nm Stratix? V FPGA有没有在平板电脑的开发中用过? |
| [答：Altera专家] |
目前还没有 |
|
| [问：skyok123] |
Altera的FPGA提供开发板吗？ |
| [答：Altera专家] |
有开发板，可以参考下面的链接：
http://www.altera.com/products/devkits/kit-dev_platforms.jsp |
|
| [问：carolmede] |
28-nm Stratix? V FPGA中有多少器件？ |
| [答：Altera专家] |
Stratix V器件根据收发器分为GT,GX,GS三类，具体根据不同逻辑容量和不同封装，共有约几十款不同的选择。可以参考下面链接文档中的table 1-1:
http://www.altera.com/literature/hb/stratix-v/stx5_51001.pdf |
|
| [问：skyok123] |
Altera的编程软件有下载吗？ |
| [答：Altera专家] |
可以在Altera网站的下载中心下载编程软件：
https://www.altera.com/download/dnl-index.jsp |
|
| [问：wy_2000@sohu.com] |
altera芯片有没有内嵌ARM结构的 |
| [答：Altera专家] |
除了早期的Excalibur器件，现在的器件内部没有内嵌ARM 结构。不过可以利用内部资源实现ARM内核。
http://www.altera.com/products/ip/processors/32_16bit/m-arm-cortex-m1.html |
|
| [问：袁洪滨] |
QuartusII软件如何下载网址 |
| [答：Altera专家] |
可以在Altera网站的下载中心下载编程软件：
https://www.altera.com/download/dnl-index.jsp |
|
| [问：testmail] |
Stratix支持在线重新配置吗？ |
| [答：Altera专家] |
不支持。 |
|
| [问：liutao111] |
What’sdifferencebetweenDesignpartition-basedflowandEngineeringchangeorder(ECO)-basedflow? |
| [答：Altera专家] |
1. they have different process. The former using LogicLock patitial design and the latter using ECO.
2. they have different application. Normally, the former is based on modules, which is defined at the beginning of design. The latter is used in bug fix or slight update. |
|
| [问：yhmiao] |
部分重配置的使用会不会对芯片的布局增加更多的约束？ |
| [答：Altera专家] |
根据设计的需求不同，可能会对布局增加更多的约束。 |
|
| [问：jackson2005] |
部分重新配置的時間約是多長?與何有關? |
| [答：Altera专家] |
部分重配置与需要重配置的模块的大小和区域有关。更新配置数据是基于帧结构的。区域越大，需要部分重配的数据越多。 |
|
| [问：dengcz] |
请问部分重新配置功能主要使用什么样的算法? |
| [答：Altera专家] |
根据设计需求，用户可以自己定义需要重新配置的功能和区域。Quartus II软件会编译产生所对应的配置数据以及这些数据对应的地址空间。重配置时，首先发起重配置请求，当器件进入可以重配置的状态后，只要通过配置端口发送这些数据即可，不需要特殊算法。 |
|
| [问：jackson2005] |
部分重新配置功能是否已有使用範例?請說明. |
| [答：Altera专家] |
针对该功能，已经有应用来测试验证软件和芯片。正式的支持需要等Quartus II 11.0的发布。 |
|
| [问：tengzhihua] |
部分重新配置功能是如何降低功耗的？ |
| [答：Altera专家] |
仅仅在需要某些功能的时候，才更新相应的模块，可以降低功耗。另外，如果利用该功能使用更小容量的器件，也可以节约系统功耗。 |
|
| [问：bowei181] |
采用重新配置技术时，与其相应的输出端口状态是什么样的？关闭还是保持？ |
| [答：Altera专家] |
在重配置时，Quartus II会在边界上插入或门，可以根据需要设定端口状态。 |
|
| [问：jfluo] |
对竞争冒险的理解？如何在设计时避免？ |
| [答：Altera专家] |
在组合逻辑设计当中，由于延时的问题，容易产生竞争冒险。推荐使用同步逻辑设计。可以参考下面的文档：
http://www.altera.com/literature/hb/qts/qts_qii51006.pdf |
|
| [问：fqzxw] |
还有什么版本的开发环境支持该技术？ |
| [答：Altera专家] |
Quartus II 11.0将开始支持部分重配置。 |
|
| [问：bowei181] |
目前哪些产品采用了重新配置技术？ |
| [答：Altera专家] |
Stratix V 采用了部分重配置技术。Arria V和Cyclone V也有这方面的计划。 |
|
| [问：yxhua] |
能否举例说明部分重新配置提高逻辑密度的效率？谢谢！ |
| [答：Altera专家] |
如果有功能A和功能B，一片器件的资源不足以同时实现，而且AB是在不同时间内工作的，那么使用部分重配置，可以使逻辑资源得到重复利用。 |
|
| [问：yxhua] |
请介绍StratixVFPGA的重新配置新架构。谢谢！ |
| [答：Altera专家] |
Stratix V的重配置架构基于配置存储器可以在器件工作的时候，通过配置端口对其进行访问，修改部分数据，以实现功能更新。 |
|
| [问：dengcz] |
请问65-nmStratixIII系列都支持部分重新配置功能吗？应该选择哪种开发板或者实验平台才合适啊？请求专家指点！ |
| [答：Altera专家] |
65-nm的Stratix III系列只支持PLL/GXB的动态重配置，并不支持内部逻辑的部分重配置。 |
|
| [问：dengcz] |
请问贵公司有支持部分重新配置功能实验的FPGA开发板或者DEMO板吗？如有，在那里可以申请到？ |
| [答：Altera专家] |
目前Stratix V的开发板还没有正式推出,可以关注Altera网站关于最新开发板的信息。 |
|
| [问：zby0860] |
请专家最好能讲一个工程的实例，包括硬件设计与软件设计。实例简单就好，能阐明原理即可。
FPGA重配置用得多，部分重配，一直梦寐以求，却不敢奢望。 |
| [答：Altera专家] |
请参考下面的文档：
http://www.altera.com.cn/literature/wp/wp-01137-stxv-dynamic-partial-reconfig_CN.pdf
http://www.altera.com.cn/literature/wp/wp-01126-stxv-100g-otn-muxponder_CN.pdf |
|
| [问：phosphor] |
如果部分重新配置如何避免影响原有设计的稳定性？ |
| [答：Altera专家] |
首先需要合理的模块划分与设计分区。其次对于不同子模块设计，都要进行仿真和时序分析。Quartus II 提供了方便的分析工具帮助分析在不同配置模块下的设计应用情况。 |
|
| [问：carolmede] |
如何计算FPGA的使用密度？ |
| [答：Altera专家] |
从Quartus II的编译报告中可以看到FPGA资源使用的情况，以及占总资源的比例。 |
|
| [问：jackson2005] |
使用部分重新配置功能可降低成本及功耗,是否有數據可支持此說法? |
| [答：Altera专家] |
具体能够降低多少功耗，需要视设计的情况，以及模块划分的情况而定。建议使用EPE和PowerPlay Power Analyzer工具进行分析比对。 |
|
| [问：manmenghua] |
在板的其他MCU利用被动方式可以部分动态重配置FPGA吗？ |
| [答：Altera专家] |
是的，可以用这种方式进行部分重配置。 |
|
| [问：bowei181] |
在使用重配技术时，基本步骤流程是什么样的？ |
| [答：Altera专家] |
请参考下面链接中的文档，其中，第3页描述了软件实现的步骤，图5则是硬件部分重配置的流程：
http://www.altera.com.cn/literature/wp/wp-01137-stxv-dynamic-partial-reconfig_CN.pdf |
|
| [问：dengcz] |
请问贵公司目前能支持部分重新配置功能的FPGA有哪些系列？ |
| [答：Altera专家] |
Stratix V 采用了部分重配置技术。Arria V和Cyclone V也有这方面的计划。 |
|
| [问：dengcz] |
请问贵公司有没有提供FPGA有关软件无线电方面的模块例程？ |
| [答：Altera专家] |
关于软件无线电的实现可以参考下面链接：
http://www.altera.com.cn/end-markets/wireless/advanced-dsp/sdr/wir-sdr.html |
|
| [问：bowei181] |
在使用重新配置功能时，需要注意哪些事项？ |
| [答：Altera专家] |
其实使用重配置功能时，模块划分和设计分区对设计的影响是非常大的，比如边界上的接口设计，握手信号，复位信号的控制等等。
可以参考下面链接中的文档：
http://www.altera.com/literature/hb/qts/qts_qii51015.pdf
http://www.altera.com/literature/hb/qts/qts_qii51015.pdf |
|
| [问：carolmede] |
这种重新配置方法是通过什么方式来实现的？软件还是硬件？ |
| [答：Altera专家] |
是通过配置接口，对配置存储器进行 部分修改来实现的。当然，需要Quartus II 软件的配合来获得需要重配置的数据。 |
|
| [问：bowei181] |
重配软件是免费的吗？有没有试用版，哪里能够下载？能够仿真吗？ |
| [答：Altera专家] |
Quartus II 11.0将开始支持部分重配置,预计2011年四五月份会正式发布。 |
|
| [问：dengcz] |
请问ALTERA公司的FPGA设计开发工具采用的语言是VHDL还是Verilog? |
| [答：Altera专家] |
都可以使用。 |
|
| [问：zhangyanmin321] |
重新配置方法后，它具体能降低成本和功耗大约多少？ |
| [答：Altera专家] |
这取决于整体系统设计，以及模块划分。 |
|
| [问：dengcz] |
请问部分重新配置功能的除了能够降低了成本和功耗，延长了系统工作时间外，还有哪些优势吗？ |
| [答：Altera专家] |
还利于在线维护系统和升级功能。 |
|
中电网官方微博
