| 主题：容纳更多逻辑,体验Altera Stratix II FPGA 的与众不同 |
| 在线问答： |
| [问：boyfly] |
STRIXII的最小容量多大，最快速度多大，我需要小容量快速度的芯片，你们的哪个芯片比较适合？ |
| [答：Altera专家] |
最小的StratixII器件是EP2S15，你可以选择c3速度等级的器件，最高速度和你的设计相关，可以达到300MHz以上。 |
[2005-8-2 10:32:45] |
| [问：billwuguang] |
能幫我介紹一款比較好用賓且價格比較經濟的Stratix II開發板嗎? |
| [答：Altera专家] |
可以通过联系Altera当地的代理商，由代理给你推荐价格合适的demo板 |
[2005-8-2 10:33:45] |
| [问：fdjfengdajun] |
可否实现在线动态改变PLL参数？可否提供PLL参数计算的有效算法？ |
| [答：Altera专家] |
YES,You can changed it.You can reference Altera application Note.(AN367)
http://www.altera.com/literature/an/an367.pdf |
[2005-8-2 10:34:40] |
| [问：jscw] |
贵公司现在能向用户提供免费的IP CORE支持吗？
众所周知，XILINX提供免费的IP CORE的支持，而且不断更新的。
这个是用户很关心的问题！ |
| [答：Altera专家] |
Altera所有的IP Core都提供免费的OpenCore Plus支持，用户可以免费进行仿真，下载到单板上验证。只有在产品阶段才需要license。 |
[2005-8-2 10:36:00] |
| [问：insighter] |
1.Stratix GX的transceiver支持3.1875Gbps的1.5V
PCML接口，我想知道transceiver支持3.3V lvds \ pecl接口类型的时候，速率最大可以达到多少？ |
| [答：Altera专家] |
对于3.3V lvds \ pecl接口而言，最大速率同样是3.1875Gbps，只是Stratix GX的transceiver接口为1.5V
PCML，当与lvds \ pecl接口相连时，需要加入交流耦合转换的电阻电容匹配网络。 |
[2005-8-2 10:36:24] |
| [问：REDCLOUD] |
FPGA 如何应用于LED屏显示控制全彩屏的灰度，及其修正？ |
| [答：Altera专家] |
Altera的FPGA可以灵活用于LED控制，设计实现需要用户自行设计代码去自由地实现控制。 |
[2005-8-2 10:38:02] |
| [问：lfeng105] |
研发初期怎样才可以得到贵公司良好的技术支持？是不是非要说需求量很大才能得到好的支持？另外贵公司是否有开发验证板在大陆地区销售？我以前在我们公司的工控产品中使用的是你们公司的cpld系列，现在想使用fpga做，请问按性价比，最好从你们公司的那种系列产品着手？ |
| [答：Altera专家] |
无论研发前期还是后期都可以得到我们良好的技术支持.你可以联系Altera当地代理商.已经有开发板在销售.
原来使用CPLD,现在可以考虑使用我们基于查找表结构的新的CPLD MAX II.性价比很高.如果有RAM需求可以考虑使用Cyclone II系列. |
[2005-8-2 10:40:42] |
| [问：lfeng105] |
请问是否有针对Stratix 2的试验板 ？若有，价格是多少？怎样购买？ |
| [答：Altera专家] |
有StratixII的demo板，你可以联系当地的Altera的代理询问价格和购买方式 |
[2005-8-2 10:40:50] |
| [问：lujunfeng111] |
对于altera的FPGA，每种速度等级的器件在实际使用中全局时钟的频率和datasheet上的标称频率之间会有多大的差别？ |
| [答：Altera专家] |
实际使用中全局时钟的频率和您的设计需求及逻辑设计结构有关
标称频率是指在该器件中能达到的频率 |
[2005-8-2 10:41:07] |
| [问：owesun] |
主持人您好，有两个问题咨询：
1、目前为止，altera公司的DDR SDRAM controller的IP core的时钟最大频率是多少？
2、DDR SDRAM controller的IP core的相关参数（如tCAS、tRCD、tRP、tRAS等参数）能不能设置？ |
| [答：Altera专家] |
1.不同的器件，同一器件的不同速度等级是不一样的，具体要查数据手册，比如-5的EP1S10可以达到200MHz
2。可以设置 |
[2005-8-2 10:42:18] |
| [问：fdjfengdajun] |
如何估算FPGA的散热问题？ |
| [答：Altera专家] |
We have power estimator for our devices. You can find it
and more power related documents in this link: http://www.altera.com/support
/devices/power/pow-power.html
Also, Quartus II also provide more accurate power analysis tool. The
detail is also described in the link above. |
[2005-8-2 10:42:30] |
| [问：fdjfengdajun] |
如何实现与5V TTL的接口？ |
| [答：Altera专家] |
你用的是什么器件？有些器件可以直接被5V识别的 |
[2005-8-2 10:42:56] |
| [问：shenqibin] |
我开发了一个nios软核，编译成功后下载到UP3开发板上（cyclone240c8），但选择sof文件，采用jtag下载不了，于是把byteblaster2从jtag口插到as口，选择pof文件，改用as模式，下载成功，我想问为什么？是不是采用jtag模式下载还要把up3开发板上的某个引脚设置一下，比如接高电平或低电平，或还要跳线什么的？？？？？？ |
| [答：Altera专家] |
两个接口都可下载，没有任何跳线。请确认连接是否可靠，programmer里面的设置是否正确。 |
[2005-8-2 10:43:00] |
| [问：fdjfengdajun] |
PLL的输入可否不来自于引脚，而是来自内部逻辑？ |
| [答：Altera专家] |
PLL的输入不能来自内部逻辑 |
[2005-8-2 10:43:27] |
| [问：king2008] |
是否有dsp+fpga實現電機控制的成功案例?可否推荐. |
| [答：Altera专家] |
dsp+fpga是很多人的方案选择，有成功的案例，但没有具体的案例可以下载参考 |
[2005-8-2 10:44:18] |
| [问：formerfriend] |
NIOS-II软核在性能和速度上与诸如POWERpc硬核存在和很大的差异，您认为如何利用高性能高密度的Stratix-II
的性能特点加以设计可以弥补这种差异或者说可以使得速度上可以满足要求。谢谢！ |
| [答：Altera专家] |
NiosII 支持用户指令，您可以采用FPGA的丰富硬件资源来实现一些较复杂的运算和功能，将它作为用户指令，与CPU协同处理，可以大大提高系统处理能力和灵活性。我们的AVALON总线架构也是非常灵活的，可以支持多Master，您也可以采用多处理器并行处理以提高性能。 |
[2005-8-2 10:44:24] |
| [问：REDCLOUD] |
用8051MCU 如何实现FPGA 现场编程？ |
| [答：Altera专家] |
是用CPU下载FPGA吗？在配置手册里详细的说明，包括电路的设计 |
[2005-8-2 10:44:54] |
| [问：REDCLOUD] |
8051 MCU 如何访问FPGA？ |
| [答：Altera专家] |
两种方法，一是将MCU的总线连接FPGA，以memory方式访问FPGA内的寄存器。二是将MCU的PIO连接FPGA，直接以IO方式访问。 |
[2005-8-2 10:44:58] |
| [问：REDCLOUD] |
FPGA 如何访问SRAM/DRAM？ |
| [答：Altera专家] |
在我们的SOPC Builder中提供了SRAM/SDRAM/DDR/Flash等memory接口模块，用户可以直接用来构建自己的SOPC系统。 |
[2005-8-2 10:46:24] |
| [问：honghui525] |
请问JTAG 下载模式是不是只能用到调试阶段？产品不能用吗？ |
| [答：Altera专家] |
这个具体要看你的应用方式，比如产品设计采用CPU下载方式，也可以通过JTAG方式下载，只是用CPU来模仿JTAG的时序来完成下载。 |
[2005-8-2 10:47:04] |
| [问：carl_llk] |
请问现在比较先进的FPGA的结构上于前期的器件的最大的区别或者改进在哪些方面？现在是否已经存在基于SOC结构的FPGA器件，能否作以简要的介绍？谢谢 |
| [答：Altera专家] |
Stratix II最新的结构为ALM,一个ALM可以实现不同小于等于8输入,如果输入共享,可以实现9或者10输入等等,更好的提高性能.现在Altera的NIOS
II的理念就是实现SOPC.如Stratix II内置乘法器,DSP block...详情请访问Altera的网页. |
[2005-8-2 10:47:52] |
| [问：lzl_888] |
用FPGA把时钟clk分频或者延时等操作后输出，会不会带来一些问题，比如输出时钟频率不稳定等等 |
| [答：Altera专家] |
推荐用PLL做时钟的分频、倍频 |
[2005-8-2 10:48:35] |
| [问：REDCLOUD] |
3V以下的FPGA，如何访问5V的RAM或其它5V器件？ |
| [答：Altera专家] |
FPGA输出线上拉电阻，输入线（数据）串100欧姆电阻 |
[2005-8-2 10:49:11] |
| [问：king2008] |
要實現電機控制的pwm波調制,需要甚麼規格的芯片?價格如何? |
| [答：Altera专家] |
如果只是实现PWM您可以采用我们的MAXII CPLD来实现，EPM240T100C5就够了。价格问题请联系当地的销售机构。 |
[2005-8-2 10:49:51] |
| [问：fdjfengdajun] |
未用引脚应如何处理？ |
| [答：Altera专家] |
一般来讲，未使用的单纯普通I/O引脚，不需作特殊处理，简单悬空即可；对于Dual function I/O，请参考器件手册中的连接要求接VCC或GND。 |
[2005-8-2 10:50:57] |
| [问：wangkun03] |
Stratix? II 能否支持NIOSII，同时又能进行其他设计，NIOSII只是它其中一个模块。 |
| [答：Altera专家] |
当然可以这样应用，而且支持多个NIOSII在一个FPGA内 |
[2005-8-2 10:51:02] |
| [问：lujunfeng111] |
设计中的逻辑密度是不是会影响全局时钟所能达到的频率？比如我经常使用-6等级的cyclone，一般只能达到250MHz的全局时钟，与405MHz的标称值相距甚远。 |
| [答：Altera专家] |
是的，实际设计的速度一般达不到标称值，寄存器和寄存器之间的关键路径的逻辑级数将大大影响设计的速度。 |
[2005-8-2 10:51:18] |
| [问：ddyy] |
alm 为什么能使 成本（area）曲线 向右移动呢 |
| [答：Altera专家] |
让我举例来说明：如果输时固定的6输入查找表，那当实现设计中的5输入，4输入，3输入，2输入，和1输入的函数时，就会有浪费，越少输入的函数浪费就越大。但alm可以配置成为多种输入的组合，当一种输入的函数没有用完查找表的输入时，其他函数还可以用剩下的输入。所以既有多数入查找表的速度优势，又有低输入的不浪费的优势。 |
[2005-8-2 10:51:33] |
| [问：332599] |
CPLD可以实现其模拟量的控制吗?比如用它做一个A/D转换的功能, |
| [答：Altera专家] |
做不了，CPLD只能实现数字控制，AD转换需专门的模拟器件。 |
[2005-8-2 10:52:03] |
| [问：yylkx] |
FPGA和CPLD在应用上最大的区别是什么？他们开展的方向如何呢？ |
| [答：Altera专家] |
首先CPLD是基于乘积项结构,逻辑容量小适合做简单的逻辑设计.保密性好.FPGA基于查找表结构,逻辑容量大.有ROM等内部资源.大容量,高速度.两者的发展方向共存,因为应用场合不同. |
[2005-8-2 10:52:05] |
| [问：332599] |
你好,请问采取那一种时钟电路,对CPLD的工作会相当稳定? |
| [答：Altera专家] |
需要做时钟电路的匹配 |
[2005-8-2 10:54:47] |
| [问：ripplesky] |
StratixII的资源和synopsys标准库对应的门有怎样的对应关系？ |
| [答：Altera专家] |
StratixII的基本单元是ALM（自适应逻辑模块）含查找表和2个寄存器，和标准门没有固定的对应关系。可以以1个ALM＝50～60门来估算。 |
[2005-8-2 10:55:19] |
| [问：water_life] |
能否更详细地介绍一下FPGA的基准测试方法？或如何获得相关的资料。谢谢 |
| [答：Altera专家] |
我们网上的白皮书上有详细地描述。您可用这个链接下载，http://www.altera.com/literature/wp/wpstxiixlnx.pdf |
[2005-8-2 10:55:45] |
| [问：dutic] |
Stratix II 器件在3.3V供电下,口线的驱动电流最大是多少? |
| [答：Altera专家] |
对于Stratix II而言，3.3-V LVTTL的最大驱动电流是24mA |
[2005-8-2 10:56:37] |
| [问：insighter] |
3.从性价比、武汉地区你们的技术支持程度方面考虑。我选择Stratix II还是Stratix
GX？(我需要能提供4个Transceiver就可以了),这两种类型提供的transceiver，哪一个的抖动jitter小一些，指标是多少？ |
| [答：Altera专家] |
因为Stratix II中没有Transceiver,所以只有选用Stratix GX. |
[2005-8-2 10:56:52] |
| [问：leaders] |
我想从价格与性能方面对cyclone和Spartan3进行比较，能否提供这方面的资料？ |
| [答：Altera专家] |
可以联系当地的代理商询问价格，另外推荐CycloneII系列，性价比更高 |
[2005-8-2 10:57:26] |
| [问：oliveriee] |
你好，请问你觉得DSP和FPGA哪一个更具有竞争力呢？因为DSP的运算能力是很强的，现在的发展速度也是非常快的。还有，请你能否谈一下这两者各自的应用范围？
我的研究工作主要是逆变器方面的内容，更多接触的是DSP，最近发现有些人在用FPGA做，由于我对这个不太懂，所以想请教一下，谢谢。 |
| [答：Altera专家] |
对于DSP和FPGA不好说那个更有竞争力，具体的情况要看应用方式，各有所长，现在FPGA内部有硬件的乘法器，对于乘法器应用比较多的项目，使用FPGA可以达到更好的性能 |
[2005-8-2 10:57:29] |
| [问：liying54321] |
请问老师Altera stratix ii FPGA设计工具能否应用在卫星信号的解调设备的设计中。 |
| [答：Altera专家] |
完全可以. |
[2005-8-2 10:57:38] |
| [问：guahuahua] |
ALTERA哪些FPGA器件可直接设置5V TTL接口 |
| [答：Altera专家] |
ALTERA的FPGA器件可在使能片内衔位二极管，片外串联电阻来接5V TTL接口 |
[2005-8-2 10:59:29] |
| [问：little_guard] |
将准备使用emp3064a tc100-10
想了解下其性能和编程方式，
可否通过在线的方式修改 |
| [答：Altera专家] |
可以用JTAG方式下载，也可以用CPU来配置，是属于性价比较高的一类芯片，如果你需要容量更大，推荐使用MaxII系列 |
[2005-8-2 10:59:54] |
| [问：bihe] |
请问LE与逻辑门是如何等效的？ |
| [答：Altera专家] |
LE 和Gate是没有固定的换算关系的。因为一个LE包括查找表和触发器，并且一些控制电路，因设计而异，有时一个LE能实现6、7个gates,有时十几二十个gates,甚至更多。 |
[2005-8-2 11:00:46] |
| [问：gavinliao] |
在stratixII器件里做nios，和在cyclone相比，除了速度快外，还有其他性能上的优势吗？有没和xilinx的macro
blaze比较的资料？ |
| [答：Altera专家] |
stratixII有一些内部的资源是cyclone没有的，比如DSP block，利用这些可以提高速度，也可以提高性能，和xilinx的比较资料可以联系代理的FAE取得 |
[2005-8-2 11:01:35] |
| [问：carl_llk] |
请问，现在ALTERA是否已经有基于SOC结构的FPGA芯片出来？能否给以简要介绍？谢谢 |
| [答：Altera专家] |
ALTERA 提供软核CPU： Nios ，在Altera的FPGA器件中均能支持Nios 及以Nios为基础的SOC结构 |
[2005-8-2 11:01:44] |
| [问：guahuahua] |
StratixII系列中最小的容量为多少个逻辑单元，价格为多少，速度最快可达多少M |
| [答：Altera专家] |
EP2S15,逻辑单元为15600个,具体价格请联系当地代理商.速度的最快等级为C3.最高速度在400M左右.但LVDS管脚支持1000M的速率. |
[2005-8-2 11:01:57] |
| [问：lfeng105] |
请问MAX IICPLD管脚电压如何和5v系统兼容？比如和8051 |
| [答：Altera专家] |
MAX II 具有5V兼容性，这是通过外部电阻网络以及内部PCI钳位二极管实现的。具体应用及要求请参见使用手册。 |
[2005-8-2 11:02:22] |
| [问：boyfly] |
请问cycloneII 的c5用哪个芯片加载程序，是epcs1SI8吗？如果不是，是哪个，封装和epcs1SI8一样吗？ |
| [答：Altera专家] |
是指2c5这个器件吗？如果是，采用压缩模式可以支持 |
[2005-8-2 11:02:58] |
| [问：Lindsay] |
您说的ALM结构是从芯片的内部结构考虑与以往芯片的区别的，但对于我们用户来讲，我们会感觉倒什么明显区别吗 |
| [答：Altera专家] |
ALM对用户使用来说,没有太大的区别.但从性能上有很大提高. |
[2005-8-2 11:03:21] |
| [问：guahuahua] |
StratixII系列中每块片子里有几个PLL |
| [答：Altera专家] |
请参阅下表。具体内容可参照数据手册。 Enhanced
Plls Fast PLLs
EP2S15 2
4
EP2S35 2
4
EP2S60 4
8
EP2S90 4
8
EP2S135 4
8
EP2S180 4
8 |
[2005-8-2 11:03:30] |
| [问：hawkzone] |
学习nios需要对fpga十分了解吗？初学者适合学nios吗？ |
| [答：Altera专家] |
学习NIOS II对FPGA有基本了解就可以了,初学者学习NIOS II也没有问题,但要有基本的FPGA基本知识.另外,需要技术支持,可以随时联系Altera当地代理商. |
[2005-8-2 11:05:51] |
| [问：insighter] |
2.Stratix GX的transceiver提供的内置CRU模块的初始PLL的调整时间Tad是多长？因为我设计的是EPON的Burst
Mode的测试系统，这个调整时间Tad很重要 |
| [答：Altera专家] |
这个调整在系统初始化时完成，属于系统初始化一部分，于您的系统有密切的关系。 |
[2005-8-2 11:06:05] |
| [问：lengqiu007] |
Stratix II 系列器件支持数据的串行传输，所以如果把此器件用在串行硬盘的加密卡中，可以减少数据转换的问题，但是对于低压差分信号的处理是不是会麻烦些呢？谢谢 |
| [答：Altera专家] |
不知道你说的低压差分信号是什么标准的信号，一般对于差分信号的处理，对于FPGA的设计并不麻烦，在设计PCB是注意信号完整性的考虑就可以了 |
[2005-8-2 11:06:26] |
| [问：lujunfeng111] |
quartus软件在综合上和synplify之间有些什么差别？为什么在讲座中提到综合使用的都是synplify的工具？ |
| [答：Altera专家] |
Synplify 是目前比较多人采用的综合工具而且是第三方的工具，所以比较有概括性和客观性。Quartus 也支持综合，综合效果会因设计不同而和Synplify有差异。 |
[2005-8-2 11:06:41] |
| [问：ddyy] |
请问fmt工具是altera自己开发的么，那里可以找到它的资料？ |
| [答：Altera专家] |
我没有听说过什么是FMT。你在哪里看到的？ |
[2005-8-2 11:06:42] |
| [问：lujunfeng111] |
可以自己在hardcopy上实现结构化ASIC吗？这样做还需要一些什么额外的软件工具？ |
| [答：Altera专家] |
您可以下采用STRATIXII FPGA做原型设计和验证，然后提交QuartusII网表文件和约束文件给Altera作Hardcopy.您可能需要第三方的仿真工具如Modelsim,NCsim等做不同阶段的网表仿真，当然也可以只用QuartusII来做。 |
[2005-8-2 11:06:47] |
| [问：jy19760] |
一块采用fpga的pci开发板负责采集数据并用DMA方式传送到主机，请问DMA控制器是放在主机的主板上还是在fpga的pci开发板上？谢谢 |
| [答：Altera专家] |
您需要把DMA控制器放在fpga的pci开发板上 |
[2005-8-2 11:07:02] |
| [问：trotin] |
请问stratix II在支持可重构计算上有什么更好的考虑？比如是否支持partially
reconfigurable?谢谢！ |
| [答：Altera专家] |
目前不支持，下一代器件将来会支持。 |
[2005-8-2 11:07:22] |
| [问：leaders] |
请问能在Stratix II实现Flash ROM功能吗？ |
| [答：Altera专家] |
可以的，您可以利用MegaWizard来生成 |
[2005-8-2 11:07:38] |
| [问：lvbin1980] |
各位老师好,我刚刚接触FPGA,刚才提到可以用MCU的I/O口来控制FPGA，我想请问FPGA也支持C语言和汇编语言马？还是有自己专门的编程语言。谢谢 |
| [答：Altera专家] |
FPGA 的逻辑编写请使用VHDL 活Verlog |
[2005-8-2 11:07:55] |
| [问：lujunfeng111] |
如何利用quartus软件对设计中的多时钟域进行优化？ |
| [答：Altera专家] |
通过增加一些Timing的约束，具体可以查看关于Timing部分的软件手册 |
[2005-8-2 11:08:25] |
| [问：wyy_wx] |
既要保护自己模块的源代码不泄露，同时又要能供他人在自己的模块的基础上进行二次开发——如何做到呢？比如，能不能把自己的模块封装成一个IP库，这样他人既能方便使用，同时又看不到源代码... |
| [答：Altera专家] |
你可以编译成EDIF网表，然后提供给其他人使用，这样源码就不会被看到 |
[2005-8-2 11:08:26] |
| [问：REDCLOUD] |
一片FPGA可以 现场编程另一片FPGA吗？如何实现：一片FPGA可以 现场编程它自己？ |
| [答：Altera专家] |
您是想说实现在线下载功能吧.一般实现在线下载功能可以使用CPLD实现对FPGA的在线升级. |
[2005-8-2 11:08:44] |
| [问：jy19760] |
请问在采用fpga的pci开发板上如何实现FIFO? |
| [答：Altera专家] |
您可以用Megawizard Plug-in Manager 直接生成FIFO来用。参数可以自己设定。 |
[2005-8-2 11:09:28] |
| [问：boyfly] |
呵呵，关于乘积项结构和查找表结构我只是知道，却没有什么深层次了解，比如说2者对具体设计有什么影响，各自的优点缺点是什么，能否请专家介绍一下 |
| [答：Altera专家] |
乘积项结构的优点是结构简单，时延固定；而查找表结构的优点是运算功能强大，应用更为灵活。通常，乘积项结构应用于低端的CPLD，而查找表结构广泛运用于高端的FPGA。Altera最新推出的MAX
II CPLD采用了与FPGA类似的查找表结构，在传统CPLD领域提供了更高性能，更优逻辑设计。 |
[2005-8-2 11:09:40] |
| [问：jinpf] |
我现在正在使用EP1C3，是新手，请问如何对不同的片子进行编程，应该注意些什么呢，请详细说明点 |
| [答：Altera专家] |
你所指的不同的片子是指什么，如果是指不同型号的FPGA在应用上没有什么太大的区别，设计之前可以参考FPGA的数据手册 |
[2005-8-2 11:10:00] |
| [问：datianma] |
无线通讯产品，使用fpga设计，是否更可靠。 |
| [答：Altera专家] |
无论是无线通信产品还是别的应用领域,使用FPGA设计,都可以做到很可靠.如果有要求,可以加密. |
[2005-8-2 11:10:17] |
| [问：boyfly] |
用PLL时，PLL的模拟电源脚和模拟地脚需要什么特殊处理吗 |
| [答：Altera专家] |
对模拟电源脚需要加一个电感。推荐标称：INDUCTOR 0805 1.5amps / 330 |
[2005-8-2 11:10:59] |
| [问：REDCLOUD] |
3.3V以下的FPGA，如何使用并口下载线，自己开发的软件现场编程？ |
| [答：Altera专家] |
请使用QII software |
[2005-8-2 11:11:15] |
| [问：frankbonus] |
我现在想利用stratix 的板子跟GPS通信，有什么特别的要求吗？谢谢！ |
| [答：Altera专家] |
你说的Stratix的板子是指什么，对于FPGA的设计你只需要相应的系统接口能对应上，逻辑上可以满足就可以实现你的要求 |
[2005-8-2 11:11:37] |
| [问：leaders] |
一个Lut可以等效多少逻辑门？ |
| [答：Altera专家] |
大约 16 个左右， |
[2005-8-2 11:11:56] |
| [问：leaders] |
我们公司有一个EP1S10开发板，我如何估算EP1S10的等效门数，在ASIC中我们定义一个两输入与非门为一个等效门。 |
| [答：Altera专家] |
1个逻辑单元估算为20～25个等效门，1S10大概是25万门。 |
[2005-8-2 11:11:57] |
| [问：chenkexian] |
请问Aitera stratix II FPGA 的价格有竞争力吗？有无比较廉价的开发板？ |
| [答：Altera专家] |
我们提供非常有竞争力的多款开发套件。请登陆www.altera.com/lowcost/注册后即可享受非常优惠的折扣价格购买开发套件和license. |
[2005-8-2 11:12:25] |
| [问：love120105] |
你们的产品是否支持C语言的开发? |
| [答：Altera专家] |
我们的IDE开发工具是支持C语言的，详情请登陆我们的网站查询。 |
[2005-8-2 11:12:44] |
| [问：leaders] |
Altera能否提供USB 1.1 Host IP? |
| [答：Altera专家] |
你可以参考Altera的网站上IP一项，如果是OPENCORES的IP你可以下载下来评估和测试 |
[2005-8-2 11:12:57] |
| [问：sagat] |
altera的低成本fpga有没有含serdes的方案 |
| [答：Altera专家] |
Do you want to implement it in Cyclone series? Although Cyclone devices
do not incorporate a dedicated serializer/deserializer (SERDES), you can
incorporate thes functions in your design using the Quartus II sw. The
device implements the SERDES in LE and requires a PLL. |
[2005-8-2 11:13:43] |
| [问：chenkexian] |
需要哪些第三方软件工具支持？ |
| [答：Altera专家] |
可以完全不用第三方的工具，如果您想用的可以在QuartusII软件里的Setting里面设置 |
[2005-8-2 11:14:18] |
| [问：puppyh] |
在超过4输入时，Altera有较大的优势，如果全部都是4输入时，Altera的优势有多大？ |
| [答：Altera专家] |
全是4输入的函数的机会其实是几乎等于零的。所以这个比较意义较小。但如果真的有的话，因alm内部有全加器，所以在加法运算上还是有优势的。在其他方面和以往的4输入查找表是差不多的。 |
[2005-8-2 11:14:29] |
| [问：leaders] |
请问LE等效多少个门？即如何估算一个FPGA的等效门数？ |
| [答：Altera专家] |
请参阅之前的答案。 |
[2005-8-2 11:14:58] |
| [问：yaoyuanhappy] |
请问有QartusII的使用手册可以下载吗？ |
| [答：Altera专家] |
您可以从http://www.altera.com/literature/lit-stx2.jsp下载 |
[2005-8-2 11:15:01] |
| [问：mengwg] |
fpga在保密方面处理的如何？ |
| [答：Altera专家] |
Altera的最新StratixII器件提供AES加密功能。用户可以往FPGA内写入密码，同时用该密码加密配置文件，将加密后的配置文件烧入配置器件中，配置数据经FPGA解密后对其进行配置。请访问Altera网站参阅StratixII
Device Handbook。 |
[2005-8-2 11:15:02] |
| [问：boyfly] |
QUARTUSII的仿真速度比较慢，如何改进？ |
| [答：Altera专家] |
如果您认为QuartusII的仿真速度慢，可以用Modelsim仿真 |
[2005-8-2 11:15:24] |
| [问：liyicheng] |
最新的quartus 版本是什么？ 有一些什么新的特点？ |
| [答：Altera专家] |
最新的quartus 版本为Quartus II 5.0+SP1.
新特点:Incremental Compilation(增量编译),增加Pin Planner,增加对HardCopy II 的支持,增加了RTL/Technology
Map Viewer State Machine,可以很直观的看到综合后的RTL结构.减少了综合及布局布线的时间,尤其对高密度的设计来说.
|
[2005-8-2 11:16:23] |
| [问：lfeng105] |
请问我在用emp7064s时（原理图输入）出现此警告是什么原因？Warning: Block
or symbol "BAND2" of instance "inst14" overlaps another block or symbol |
| [答：Altera专家] |
这是因为在原理图上，模块摆放又重叠的情况。 |
[2005-8-2 11:16:25] |
| [问：myliu] |
有没有8051硬核的品种？ |
| [答：Altera专家] |
没有这一款硬核.不过现在可以在很多地方找到8051软核的源代码供您参考. |
[2005-8-2 11:17:28] |
| [问：mengwg] |
能介绍一下在时钟匹配方面的情况吗？ |
| [答：Altera专家] |
您指的是阻抗匹配还是其他什么？ |
[2005-8-2 11:17:43] |
| [问：plane] |
用QuartusII 5.0 设计一个1024点FFT IP（作用在Stratix
II器件上）， 在ModelSim 6.0内难以仿真，不能作正确的频谱分析，请给予指导，谢谢！ |
| [答：Altera专家] |
请访问mysupport.altera.com，发一个SR，把您的设计贴到网上，我们会和您进行详细地沟通和支持 |
[2005-8-2 11:19:10] |
| [问：BethNora] |
请问我现在有个系统，用的FPGA引脚输出为0V到3.3V的变化，可是实际上它输出的有时候可以达到3.3V有时候只能升到2.7V后他就下降到1.2V的补丁状态了，现在不知道是什么问题，请问有没有这方面的情况发生过？有相应的问题？现在一直弄不明白是什么问题，谢谢支持！ |
| [答：Altera专家] |
这需要了解更多地信息如原理图，PCB等。请联系当地销售机构寻求技术支持。 |
[2005-8-2 11:19:40] |
| [问：darui] |
FPGA在信号处理领域的前景非常广阔，那么在系统级功耗的层面上，以FPGA构建的系统与DSP系统比较，是否具有优势，或者说又这种潜力呢？因为我们认为FPGA更适合数据（信号）流的处理，而且使用FPGA可以在接口和控制上节省外围逻辑。 |
| [答：Altera专家] |
是的，你的说法很正确，对于功耗方面的区别，要根据具体的应用来看，差别比较大。 |
[2005-8-2 11:19:49] |
| [问：zuohuanwen] |
那类的FPGA可以用于AGP显示控制？另外可不可以在同一块FPGA上实现DSP和MCU的功能。 |
| [答：Altera专家] |
Stratix系列可以使用。Stratix和StratixII器件都提供DSP模块和Nios软CPU核，可以集成在一起使用。 |
[2005-8-2 11:20:36] |
| [问：boyfly] |
CYCLONEII的供货周期多长？ |
| [答：Altera专家] |
不同的型号有所不同。请联系Altera销售机构。 |
[2005-8-2 11:20:43] |
| [问：rockynxw] |
对于初学者怎样才能快速的掌握这种技术 |
| [答：Altera专家] |
请参阅Altera提供的文档及手册 |
[2005-8-2 11:21:58] |
| [问：LYTec] |
抱歉,我从来没有用过PLL功能,在使用它的时候 主要要注意哪些方面?外部需要加接哪些元件? |
| [答：Altera专家] |
你可以参考具体FPGA的数据手册，外部一般不需要什么元件作配合。 |
[2005-8-2 11:22:33] |
| [问：mengwg] |
请问，贵公司的中国代理是那里？ |
| [答：Altera专家] |
Altera在中国大陆的代理很多,北京,上海,深圳,武汉,南京,西安,成都,福州,广州,青岛...
例如Cytech,Arrow,Future
http://www.altera.com/corporate/contact
/sales/intl_distis/con-int_distis.html#D-China |
[2005-8-2 11:23:03] |
| [问：ddyy] |
刚才讲座文稿的第36页，有提到过fmt,对此比较感兴趣，能否介绍一下，谢谢！ |
| [答：Altera专家] |
FMT的全称是FPGA Modeling Toolkit，它是一个内嵌的综合工具，可以对设计输入针对Altera的FPGA在综合以及布局布线阶段进行优化，从而达到最佳结果。更详细的介绍请登陆www.altera.com.cn进行查询。:-) |
[2005-8-2 11:23:47] |
| [问：guahuahua] |
选用哪种配置芯片与什么有关系 |
| [答：Altera专家] |
和您的配置模式和FPGA类型相关。请参考Altera网站配置手册。http://www.altera.com/literature/lit-config.jsp |
[2005-8-2 11:23:52] |
| [问：boyfly] |
CYCLONEII中C5的配置芯片是哪个，是EPCS1SI8吗 |
| [答：Altera专家] |
很多配置器件都可以对 CYCLONEII进行配置
请参阅：
Cyclone II Configuration
http://www.altera.com/support/devices
/configuration/cyclone2/cfg-cyclone2.html |
[2005-8-2 11:24:33] |
| [问：zhngjnpng911] |
选择合适的FPGA的主要原则应该有那些因素?容量和设计工具哪个占主要? |
| [答：Altera专家] |
选择FPGA主要原则:首先考虑系统需求,管脚需求,逻辑资源使用,内部RAM需求,速度等级,电压等.
各个厂家的FPGA设计工具类似.芯片选型时只要时容量需求. |
[2005-8-2 11:26:22] |
| [问：Deng] |
请问在数字信号处理方面，Altera Stratix II FPGA能否达到同DSP器件相当的性能? |
| [答：Altera专家] |
StratixII器件内嵌的DSP模块和FPGA相结合，完全可以满足大部分DSP处理需求。 |
[2005-8-2 11:27:16] |
| [问：maxpc] |
一般来说,stratixII的设计可以跑多块? |
| [答：Altera专家] |
这个问题其实很难确切回答，因为速度是跟设计的特点息息相关的。逻辑级数、有没有用硬核、逻辑装的空满都直接影响设计速度。而这些是没有办法一概而论的。这里给您一些我们客户的使用参考吧。
我们经常有通讯领域的客户实现过120Mhz-155Mhz的复杂设计。 |
[2005-8-2 11:27:44] |
| [问：boyfly] |
关于ALTERA提供的很多AN**，文件，是在网站上的哪个目录下面呀 |
| [答：Altera专家] |
这里的AN其实是一些应用文档，在不同系列的器件下的网页里都有相应的一些应用文档，没有集合在一起的网页目录。 |
[2005-8-2 11:27:51] |
| [问：lujunfeng111] |
当一个设计完全结束之后，想看看逻辑资源在芯片中的分布情况，quartus软件中有提供者方面图形显示的功能吗？ |
| [答：Altera专家] |
有，在我们的Quartus II 软件中有一个Floorplan的图形化界面，可以显示设计所占用的逻辑资源在当前所选用的FPGA器件中的分布情况，可以显示到LE级别。 |
[2005-8-2 11:27:56] |
| [问：lujunfeng111] |
请问关于hardcopy的流程有可以下载的参考资料吗？ |
| [答：Altera专家] |
是有的。请参阅这个链接：http://www.altera.com/literature/lit-hrd.jsp |
[2005-8-2 11:28:40] |
| [问：lfeng105] |
请问我向别人购买他们自己做的仿真板，配置如下：Cyclone EP1C6 +
64Mbits DRAM + 16Mbits Flash + EPCS1配置芯片 + max3232通讯接口 + ByteBlasterII下载电缆
请问作为初学者并想把nios应用在现在的产品上的话，这块试验板合适吗？（产品主要是多路高速ad和多个开关量控制，da输出及人机界面和通讯） |
| [答：Altera专家] |
你可以向卖你仿真板的商家需求技术支持 |
[2005-8-2 11:28:56] |
| [问：w.liu] |
MAX II CPLD也采用了查找表结构,那么乘积项结构是不是要被淘汰了? |
| [答：Altera专家] |
MAX II CPLD采用了查找表结构,仅仅是为客户节省成本的一种实现方式或者创新,并不意味着乘积项结构要被淘汰.可以看到,别的厂家的CPLD基本上还是采用乘积项结构. |
[2005-8-2 11:29:01] |
| [问：water_life] |
在较大规模的FPGA设计中，后时序仿真是非常复杂和效率低下的。在论坛中看到很多人只去关心时序报告。请问，这样是否可以，及分析时序报告时的关注点主要有哪些？ |
| [答：Altera专家] |
时序报告用处很大，可以看到你的这个电路的时序约束是否满足已经关键路径是什么，可以提高整个电路的Fmax，要尽量的消除时序报告中的不满足部分 |
[2005-8-2 11:29:17] |
| [问：encaon] |
Stratix-II能支持的外接存储器接口有那些? |
| [答：Altera专家] |
QDRII,DDR2,RLDRAM II,DDR,SDR |
[2005-8-2 11:30:20] |
| [问：Deng] |
FPGA中软核DSP速度是否要比硬核DSP的要低? |
| [答：Altera专家] |
用LE也可以实现一些DSP模块如FIR,FFT，CSC等，但采用FPGA中的DSP块来实现具有更高的性能。 |
[2005-8-2 11:30:44] |
| [问：encaon] |
我们一直使用Xilinx产品，现在想转向到Altera,请问在设计软件上有多大的差别?投资有多大? |
| [答：Altera专家] |
Altera的设计软件是QuartusII，如果你以前用过MaxPlusII，可以很容易的上手，没有用的话学起来也很容易。在Altera网站上有该软件的下载链接，不需要额外的投入 |
[2005-8-2 11:31:03] |
| [问：maxpc] |
stratixII是否内置上下拉电阻? |
| [答：Altera专家] |
对于FPGA内部提供的上拉电阻功能，和传统意义上的电阻还是有区别的，一般都是弱上拉，你可以在QII里进行设置 |
[2005-8-2 11:31:36] |
| [问：carl_llk] |
请问ALTERA的FPGA现在仍都是基于LUT，或者是ALM结构的吗？
cyclone II 的结构是否和Strix一致的？ |
| [答：Altera专家] |
cycloneII和stratix系列是基于LUT的，StratixII是基于ALM的结构 |
[2005-8-2 11:32:21] |
| [问：rockynxw] |
fpga与cpld的源码是否相同 |
| [答：Altera专家] |
只要是没有用到FPGA内部的RAM等资源,源码相同. |
[2005-8-2 11:32:57] |
| [问：shenqibin] |
在cyclone240c8中，视频输入需要什么样的接口，大概要怎样实现 |
| [答：Altera专家] |
你说的这个型号是否输入错误，还有视频输入是指什么标准的 |
[2005-8-2 11:33:03] |
| [问：Deng] |
Stratix II 的DSP块在速度上可支持为370MHz，而Xilinx的Virtex-4可以跟逻辑单元同时达到500MHz，是不是因为其结构上的原因还是有其它方面如工艺技术的原因? |
| [答：Altera专家] |
370MHz是在时间设计中得到验证的，您可以把您的设计放到QuartusII中布局布线后看一下时序报告，再拿到Xilinx的ISE中去跑一遍，看StratixII的Fmax和Virtex－4比较有何差异。 |
[2005-8-2 11:34:19] |
| [问：maxpc] |
stratixII的功耗有多大? |
| [答：Altera专家] |
功耗和环境温度，电路工作的频率，翻转率都有关系，您可以用quartusII软件的功耗分析功能进行具体分析 |
[2005-8-2 11:35:23] |
| [问：maeleton1] |
请问Altera那款FPGA的性价比最高? |
| [答：Altera专家] |
我们有针对不同应用领域和市场的FPGA系列。Cyclone,CycloneII具有很高的成本优势和性价比，但StratixII,StratixII具有更非常高的性能。 |
[2005-8-2 11:35:29] |
| [问：liyicheng] |
怎样把一个设计变成IP库？ |
| [答：Altera专家] |
请和Altera的代理商联系，需要我们评估 |
[2005-8-2 11:35:30] |
| [问：liyicheng] |
可以用FPGA直接产生USB数据信号吗？ |
| [答：Altera专家] |
用FPGA可以实现对USB的控制,但需要外接接口芯片支持,因为FPGA不能直接支持USB的电平标准. |
[2005-8-2 11:36:20] |
| [问：lzl_888] |
我也想问一下关于阻抗匹配的问题，自己设计了一块FPGA的板子，输出信号直接通过排线接到另一块DAC的板上，结果信号有很大的过冲和下冲，不知道是不是应该在FPGA板上的每一条输出信号线上串上电阻进行匹配？谢谢 |
| [答：Altera专家] |
这个要看你的DAC板上接口芯片的设计要求，对于信号的过冲你需要查看是什么原因引起的 |
[2005-8-2 11:36:33] |
| [问：w.liu] |
NIOS 能否在 MAX II CPLD中实现? |
| [答：Altera专家] |
不能 |
[2005-8-2 11:36:34] |
| [问：lvbin1980] |
能否提供贵公司在青岛的代理商的详细资料，联系方式？ |
| [答：Altera专家] |
骏龙科技有限公司
Tel: 0532-84663427 (青岛） |
[2005-8-2 11:37:54] |
| [问：zhngjnpng911] |
能否详细介绍Altera所采用的科学基准测试方法及结果? |
| [答：Altera专家] |
请参阅我们的白皮书。http://www.altera.com/literature/wp/wpstxiixlnx.pdf |
[2005-8-2 11:38:11] |
| [问：encaon] |
Stratix-II的DSP架构有何优点?是否是因为采用了ALM架构? |
| [答：Altera专家] |
关于Stratix-II的DSP架构的优点很多，在性能灵活性各方面均有提高，请参见链接：
http://www.altera.com/support/devices
/stratix2/dev-stratix2.html |
[2005-8-2 11:39:03] |
| [问：maeleton1] |
能否归纳一下,Stratix-II比Virtex-4在性能,设计和架构上的主要优点? |
| [答：Altera专家] |
StratixII是我们最新一代90nm工艺高密度高性能产品，逻辑密度最多达180k等效逻辑单元。采用自适应逻辑模块（ALM）能够获得最大的资源利用率。更多特性请参阅http://www.altera.com/literature/lit-stx2.jsp
第一章 |
[2005-8-2 11:39:41] |
| [问：boyfly] |
CYCLONEII的芯片什么时候可以购买？现在大陆有现货吗？ |
| [答：Altera专家] |
现在就可以购买了，请联系当地的代理商 |
[2005-8-2 11:40:05] |
| [问：boyfly] |
ALTERA的FPGA可以用CPLD配置程序吗，有相关文档吗 |
| [答：Altera专家] |
请参阅这个文档的2-11页。http://www.altera.com/literature
/hb/cfg/stx2_sii52007.pdf |
[2005-8-2 11:40:18] |
| [问：zhngjnpng911] |
如何定义FPGA中存储器的使用率和芯片的利用率? |
| [答：Altera专家] |
不知道你说的定义是什么意思，对于一个设计的RAM和芯片资源的使用情况可以在QII里看到，如果是评估需要多少资源，可以看前面专家的回答。 |
[2005-8-2 11:41:55] |
| [问：guahuahua] |
StratixII系列中有几个PLL |
| [答：Altera专家] |
最多达12个PLL。请参阅http://www.altera.com/literature/lit-stx2.jsp
第一章 |
[2005-8-2 11:42:11] |
| [问：Deng] |
采用ALM结构有那些优点?它对速度和容量的贡献有多大? |
| [答：Altera专家] |
请参阅http://www.altera.com/products/devices
/stratix2/features/architecture/st2-logic_efficiency.html |
[2005-8-2 11:42:17] |
| [问：encaon] |
ALM架构在Altera中那些器件中采用?有那些优点? |
| [答：Altera专家] |
ALM 是Altera Stratix II FPGA中的一个基本结构，在逻辑实现灵活上有非常大的优势，请参考链接：
http://www.altera.com/support/devices
/stratix2/dev-stratix2.html |
[2005-8-2 11:42:45] |
| [问：maxpc] |
有没有比较好stratixII的文档用来学习和参考? |
| [答：Altera专家] |
请参看链接：
http://www.altera.com/support/devices
/stratix2/dev-stratix2.html |
[2005-8-2 11:43:08] |
| [问：guahuahua] |
选择配置芯片EPCS1和EPCS4有什么区别，选择他们的依据是什么，是根据下载下去的程序的容量吗 |
| [答：Altera专家] |
是的 |
[2005-8-2 11:43:23] |
| [问：dutic] |
请问在Altera的大学计划中,是否支持 stratixII的开发? |
| [答：Altera专家] |
是的。 |
[2005-8-2 11:43:35] |
| [问：peach] |
和之前的cyclone相比，有何优势，多谢！ |
| [答：Altera专家] |
Stratix II相对Cyclone相比,逻辑资源增加,支持电平接口增加,内嵌乘法器块,内嵌DSP blocks.... |
[2005-8-2 11:43:59] |
| [问：love120105] |
学习了MAX-PLUS是否有必要学习QUARTUS？MAX-PLUS是否会退出使用？ |
| [答：Altera专家] |
MAX-PLUS适用于CPLD之类的低端可编程逻辑器件的设计，对于Cyclone以上的FPGA的设计，Quartus以及能够提供更强大、有效的设计以及综合、布局布线功能。对于希望具备更完备的FPGA设计能力的工程师而言，Quartus是非常好的设计伙伴。同时，我们并没有打算中止对MAX-PLUS的支持，事实上，在我们最新版的Quartus
II软件中，用户还可以选择他们习惯和喜爱的MAX-PLUS风格的界面。 |
[2005-8-2 11:44:12] |
| [问：qianjping] |
能否介绍一下nios系统中的中断程序如何编写，我觉得这方面的资料太少，谢谢。 |
| [答：Altera专家] |
请参考NiosII安装路径下的文档资料：\altera\kits\nios2\documents\n2sw_nii5v2.pdf |
[2005-8-2 11:44:18] |
| [问：w.liu] |
能说一下Xilinx的软核MicroBlaze与Altera的Nios他们的异同吗？ |
| [答：Altera专家] |
这两个软核区别很大，无论是性能还是易用性上，NIOS都有很大的优势，具体细节可以到Altera和Xilinx的网站上查阅 |
[2005-8-2 11:44:46] |
| [问：trotin] |
请问高校里进行基于FPGA的单纯性学术研究能否向当地代理申请样片？（天津） |
| [答：Altera专家] |
请直接联系当地或者最近代理商确认. |
[2005-8-2 11:44:53] |
| [问：boyfly] |
对hardcopy很感兴趣，请问这是一个系列的芯片，还是指一种设计方法，然后还采用stratixII等fpga实现,是哪种？ |
| [答：Altera专家] |
是一个系列的ASIC芯片，可以先采用FPGA实现原型，然后由ALtera负责实现Hardcopy管脚到管脚兼容的移植。 |
[2005-8-2 11:45:21] |
| [问：datianma] |
以前使用的是xilinx的cpld,
如改用贵公司的相同级别的cpld,
成本可否降低。 |
| [答：Altera专家] |
请联系Altera销售机构询问价格。 |
[2005-8-2 11:45:55] |
| [问：allon] |
听说LATTICE在CPLD方面出了个OX系列来专门对付MAX2，在这方面有没有做过比较？ |
| [答：Altera专家] |
MAX2的优势在于其容量和性能以及性价比。 |
[2005-8-2 11:46:21] |
| [问：wxgaikexin] |
我最近在作G.703方面，碰到时钟提取方面的难题，请问可以用FPGA内部的PLL吗？哪些器件提供？应该注意哪些方面的指标和参数？DPLL的VHDL程序网上有参考例程么 |
| [答：Altera专家] |
请给出您的具体需求，例如时钟的频率，抖动等。 |
[2005-8-2 11:46:22] |
| [问：dutic] |
在直流电机控制中要有PWM发生器,请问哪个型号芯片支持该功能? |
| [答：Altera专家] |
如果只是实现PWM，用MAXII CPLD就可以了 |
[2005-8-2 11:46:38] |
| [问：myliu] |
有没有价格在2US内的产品？X很快有1.5US的产品 |
| [答：Altera专家] |
请联系Altera销售机构了解MAXII的信息。 |
[2005-8-2 11:47:15] |
| [问：pygh] |
一个stratix2的ASIC验证板多少钱? |
| [答：Altera专家] |
请联络当地Altera代理商咨询价格 |
[2005-8-2 11:48:03] |
| [问：guahuahua] |
想请问一下，在StratixII系列逻辑单元最少那个型号价格是多少？ |
| [答：Altera专家] |
价格请联系当地代理商的销售询问 |
[2005-8-2 11:48:41] |
| [问：water_life] |
请问，目前有没有计算FPGA芯片功耗方面的评估软件？ |
| [答：Altera专家] |
有。实际上，我们针对每一款FPGA都提供了功耗估算工具，用户只需从我们的网站上下载相对应的Excel表格，填入必需的例如逻辑资源使用、嵌入式内存使用、嵌入式乘法器使用以及I/O资源使用情况等信息，就可得到估算出的功耗大小。在我们的Quartus
II v5.0中已经包含了相应的功耗估算软件，用户可以直接调用，不再需要单独下载。:-) |
[2005-8-2 11:49:08] |
| [问：inseen] |
做为一个新手，要快速应用，应做哪方面的准备呢？ |
| [答：Altera专家] |
需要一套QuartusII软件，参考我们的手册：http://www.altera.com/literature/lit-qts.jsp
在这个软件平台上进行开发，试验，就可以很快熟悉PLD设计流程 |
[2005-8-2 11:49:23] |
| [问：yaoyuanhappy] |
请问可以从代理商那里得到哪些支持，北京的代理商怎么联系 |
| [答：Altera专家] |
可以从代理商那里提供设计相关的支持,资料提供,设计支持,培训等,北京地区可联系北京骏龙Tel: 86 10 8260 7990
Fax: 86 10 8260 7570
或者Arrow等 |
[2005-8-2 11:49:33] |
| [问：lu_jf97] |
FPGA能实现A/D，D/A转换的功能吗？ |
| [答：Altera专家] |
不能。 |
[2005-8-2 11:49:33] |
| [问：lulu2890] |
有无视频资料可供下载？ |
| [答：Altera专家] |
你指的视频资料是哪方面的 |
[2005-8-2 11:50:48] |
| [问：dutic] |
请提供贵公司在大连的代理商的信息 |
| [答：Altera专家] |
请访问：http://www.altera.com/corporate
/contact/sales/intl_distis/con-int_distis.html#D-China |
[2005-8-2 11:50:58] |
| [问：rockynxw] |
Alter的文档及手册哪里可以得到 |
| [答：Altera专家] |
在网站上都可以下载：www.altera.com.cn |
[2005-8-2 11:51:42] |
| [问：guahuahua] |
EPCS1和EPCS4能装的容量分别是多少 |
| [答：Altera专家] |
EPCS1 1,048,576 bits
EPCS4 4,194,304 bits |
[2005-8-2 11:52:31] |
| [问：ddyy] |
alm既然可以提供很灵活的Lut方案，那么它内部的配置器件比如mux就会很多，那会不会造成logic block的面积较vertix4过大，设计软件复杂呢，但刚才讲演中说quartusII编译时间比ise有优势，能否简单解释一下原因？ |
| [答：Altera专家] |
由于我们还没有针对die面积的具体比较数据，所以不能做这方面的评论。但芯片到小的决定因素还包括ram, pll, i/o,布线资源等。至于编译时间，我们只能从结果上看。由于这在于硬件的限制，和软件有否很好的和硬件配合，包括了物理因素和人为因素，所以没办法给于具体而有意义的解释。 |
[2005-8-2 11:53:16] |
| [问：yangyxun] |
该型号的产品在哪些城市有分销呢？ |
| [答：Altera专家] |
北京,上海,深圳,武汉,南京,杭州,厦门,福州,广州,成都,青岛,西安等城市都有代理商. |
[2005-8-2 11:53:19] |
| [问：liyicheng] |
为什么在LVDS的配置中有一个时钟参数呢？这个参数怎么提供？ |
| [答：Altera专家] |
这个参数需要根据您的系统设计的需求来提供 |
[2005-8-2 11:54:14] |
| [问：boyfly] |
想要用stratix，请给出北京代理的公司和电话等联系方式 |
| [答：Altera专家] |
请访问：http://www.altera.com/corporate
/contact/sales/intl_distis/con-int_distis.html#D-China |
[2005-8-2 11:57:40] |
| [问：Lindsay] |
从性价比方面考虑又是怎样的呢 |
| [答：Altera专家] |
性价比方面考虑这款芯片很好,但要确认你的系统需求. |
[2005-8-2 11:57:47] |
| [问：liyicheng] |
Ａｌｔｅｒａ的文档有没有一个Ｏｖｅｒｖｉｅｗ或者一个大纲目录什么 |
| [答：Altera专家] |
Altera的数据手册都有目录 |
[2005-8-2 11:57:55] |
| [问：boyfly] |
您说的C5用EPCS1配置时需要压缩，如何进行压缩，能否介绍一下 |
| [答：Altera专家] |
对不起，您所说得好像没有在刚才的演讲中提及。不过，如要压缩加载文件的话，可这样操作：Assignments->Device->Device
& Pin Options->Configuration->钩上Generate compressed bitstreams |
[2005-8-2 11:58:25] |
| [问：lspkiki] |
初学者应该怎样学FPGA |
| [答：Altera专家] |
拥有一套QuartusII开发软件（有免费的网络版），参考手册：http://www.altera.com/literature/lit-qts.jsp
在这个开发平台上进行设计，试验，将很快熟悉FPGA开发流程 |
[2005-8-2 11:59:44] |
| [问：guahuahua] |
想请问一下我怎样能知道我现在写的程序的占的大小，来选择用哪个配置芯片呢 |
| [答：Altera专家] |
请在QII软件中进行编译 |
[2005-8-2 11:59:54] |
| [问：liyicheng] |
Stratix II支持那些电平标准？ |
| [答：Altera专家] |
请参考StratixII 器件手册第2卷第4、5章
http://www.altera.com/literature/lit-stx2.jsp |
[2005-8-2 12:01:15] |
| [问：lujunfeng111] |
quartus与很多第三方软件之间的接口应用文档可以在什么地方下载到？ |
| [答：Altera专家] |
请访问：http://www.altera.com/literature/lit-qts.jsp |
[2005-8-2 12:01:25] |
| [问：bihe] |
用原理图设计和用HDL语言设计相比有什么优缺点？ |
| [答：Altera专家] |
原理图设计的优点是直观、简便、容易掌握；缺点是可移植性不强，设计效率不够高，重用性不好等。用HDL语言设计是业界设计的通用方法，缺点在于初学者掌握的时间比较长，不够直观。 |
[2005-8-2 12:02:14] |
| [主持人：ChinaECNet] |
恭喜您， 北京奕初世纪科技有限责任公司的tjh经过电脑抽奖您在本次座谈中获得一部MP3播放器。请网名为tjh的用户与中电网联系(8610-82888222-7008
或 lilin@chinaecnet.com)。 |
[2005-8-2 12:02:24] |
| [主持人：ChinaECNet] |
在此，中电网特别感谢给予本次中电网在线座谈巨大支持的Altera公司，特别感谢专门在线回答各位听众（网友）提问的Altera公司的各位专家们，特别感谢各位听众（网友）积极热情的参与。 |
[2005-8-2 12:02:34] |
| [问：love120105] |
对于贵公司的硬件语言AHDL是只能用于贵公司的产品吗？那在使用贵公司的产品进行设计时，AHDL与其他的硬件语言相比有何优缺点？ |
| [答：Altera专家] |
早期的硬件描述语言，如ABEL-HDL、AHDL，是由不同的EDA厂商开发的，互 相不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上缺陷，1985年
美国国防部正式推出了VHDL(Very High Speed IC Hardware Description Language)语言， 1987年IEEE采纳VHDL为硬件描述语言标准（IEEE
STD-1076）。 ---- VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个 设计层次,支持结构、数据流、行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件
描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。另外，VHDL还 具有以下优点： VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功
能的实现与调试，只需花较少的精力用于物理实现。 VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计 结果的交流、保存和重用。
VHDL的设计不依赖于特定的器件，方便了工艺的转换。 VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。 |
[2005-8-2 12:03:05] |
中电网官方微博
