| 主题：利用可編程邏輯降低系統成本網路研討會 |
| 在线问答： |
| [问：jackson2005] |
使用於手持式用途, 是否有提供省電模式? 若有, 請說明. 謝謝! |
| [答：Mark] |
在手持设备中最佳的待机模式是将相应的电路power off 仅保留ram等少部分的供电 |
[2005-6-21 10:29:18] |
| [问：lili_uestc] |
請問利用NIOS II進行開發時，除了需要QUARTUSSII外還需要哪些開發軟體環境才能完整的完成軟硬體開發！ |
| [答：Mark] |
需要IDE开发软件 |
[2005-6-21 10:31:09] |
| [问：lili_uestc] |
请问要利用Cyclone自带的锁相环，在QUARTUS里应如何来进行开发？ |
| [答：Jing] |
您可在Quartus里的MegaWizard Plugin Manager 中选择"I/O", 然后选ALTPLL 来进行配置。之后或者用例化方式，或者用原理图方式来使用。 |
[2005-6-21 10:32:06] |
| [问：WJerome] |
我对旋转机组振动信号进行处理，想连续对1024个AD采样数据进行滤波和FFT，采样频率为2KHZ。请问：1.FPGA处理的是浮点数据还是定点数据或者还是其它；2.选用何种FPGA产品比较经济，价格怎样；3.我初次接触FPGA，不知如何进行这样的开发和需要什么样的软件。
谢谢！ |
| [答：Mark] |
fpga可处理浮点数据也可处理定点数据，
选用的FPGA需要根据您的需求确定容量规格 |
[2005-6-21 10:33:14] |
| [问：ansen] |
請教，能否用CPLD或FPGA實現諸如AV/S/VGA/DVI等圖像處理的液晶顯示器的解碼驅動方案？ |
| [答：Mark] |
可以使用FPGA来实现这些功能 |
[2005-6-21 10:41:23] |
| [问：monsean] |
請說明DSP和CPLD在做圖形處理時各自的特點，謝謝！ |
| [答：Mark] |
fpga的流水线数目是用户自己定义的，dsp的流水线是受器件限制的
从数据运算来说，FPGA的数据运算速度高于DSP
从指令方面来说，DSP的指令要丰富些 |
[2005-6-21 10:45:33] |
| [问：leo_zhao] |
1.我想用MAX-II内置8K的UFM来代替主MCU用的串行EEPROM（AT24C04），其接口支持标准的IIC吗？
2.主MCU可以通过MAX-II的哪些PIN脚去读UFM？可是是任意的几根PIN脚吗？
3.MAX-II的两个电压（核电压和IO电压）上电顺序有要求吗？一起上电有没有问题？ |
| [答：Jing] |
IIC标准是支持的。 可用任意的管脚读UFM. MAXII 支持热插拔，电压上电是没有顺序要求的。 |
[2005-6-21 10:45:35] |
| [问：luogongqiang] |
請問如何解決FPGA上電過程中I/O管腳狀態的不確定性對與FPGA互連器件的影響？ |
| [答：Jing] |
Altera的FPGA在上电过程中，所有管腿都处在三态状态，所以不会有和其他器件的冲突问题。 |
[2005-6-21 10:47:57] |
| [问：MY613000] |
請問在一個複雜的多信號系統中如何如何降低信號之間的干擾？ |
| [答：Sam] |
dear sir
you mean is a asynchronous design? |
[2005-6-21 10:48:03] |
| [问：bloominglj] |
请问modelsim的后仿真（时序仿真）或者quartus的时序仿真，在哪里可以查到相关资料 |
| [答：Mark] |
请参考链接：
http://www.altera.com/literature/lit-qts.jsp |
[2005-6-21 10:48:22] |
| [问：monisfic] |
移動式手持調備個案中，NiosII運行於1C3上，內布RAM最大能做到多少？ |
| [答：Jing] |
1C3有13个4K RAM,而这13个RAM都可用上。 只要器件有足够的RAM, NIOSII的配置要求多少的RAM 都可以。 |
[2005-6-21 10:51:39] |
| [问：cnkingwang] |
请问：如何利用可编程逻辑替代单片机，降低系统成本，并且如何选择FPGA的开发系统。在项目开发进度和成上是否有优势。 |
| [答：Mark] |
您可在可编程器件中放置一个单片机的IP core。
在QII 软件中您可完成逻辑的设计，综合，布局布线 直到最终加载文件的所有步骤。 |
[2005-6-21 10:52:07] |
| [问：zhzhihui] |
哪里有更多的类似于Nios IDE里面的软件模板的例子。能提供一些网站或资料吗？ |
| [答：Jing] |
请参阅http://www.niosforum.com |
[2005-6-21 10:54:24] |
| [问：sdqdshixin] |
可編程邏輯器件在數位系統設計中最大的優勢在那裏？用單獨邏輯器件來實現相同性能的產品，可編程邏輯器件的成本優勢在那裏？ |
| [答：Mark] |
可编程器件的优势在于：
简化系统的开发，使用灵活
易于升级，不需要开发新的单板
简化PCB的设计
缩短开发周期
使产品更具有灵活性
等等 |
[2005-6-21 10:55:52] |
| [问：lili_uestc] |
请问使用Nios? II时，除了带有Nios? II核的FPGA和QUARTUSII之外，还必须要具备哪些软件环境才能完成整个系统的开发？ |
| [答：Mark] |
您还需要IDE完成软件系统的开发 |
[2005-6-21 10:56:41] |
| [问：aler] |
cyclone的PLL输出时钟能否作为高速ADC的时钟，资料上给出PLL的Jitter为200ps左右，这个指标很难满足高速采样。 |
| [答：Jing] |
这要看接收器件的容限要求。 如200ps 的jitter 超出容限，我们建议不要如此使用。 |
[2005-6-21 10:56:48] |
| [问：felar] |
請問Altera公司有沒有可編程晶片可以工作在12V電源下？是不是都要加電平轉換才行。 |
| [答：Sam] |
yes, altera device support to 5v |
[2005-6-21 10:57:09] |
| [问：aler] |
cyclone系列和Cyclone II系列FPGA资源有什么区别？ |
| [答：Jing] |
区别其实不少，但大致上是更多的LE,更多的14K RAM. Cyclone II 有硬电路的乘法器，而Cylone是没有的。 |
[2005-6-21 11:00:15] |
| [问：bloominglj] |
.hex文件要用什么编辑器生成呢？ |
| [答：Mark] |
你可使用QII的HEX Editor |
[2005-6-21 11:01:44] |
| [问：kfawj] |
這種可編輯邏輯能否快速的低阻的完成類比信號的傳遞?(也就是說是否可以完類比開關的作用?) |
| [答：Mark] |
对于数字信号可以完成 |
[2005-6-21 11:02:47] |
| [问：honghui525] |
请问QUARTUS 5.0与以前的版本有什么改进的地方？谢谢！ |
| [答：Mark] |
请参考链接：
http://www.altera.com/literature/lit-qts.jsp |
[2005-6-21 11:03:46] |
| [问：terencelai] |
cyclone是否能提供usb otg 介面 |
| [答：Jing] |
对不起，我们没有这个IP core. 您可试一下，http://www.opencores.org/ |
[2005-6-21 11:04:05] |
| [问：zhzhihui] |
你好：在用NiosII 1.1 eval vision时，component里没有uc/osII这个模块。在设计中要用到，该怎么办啊？怎么样可以得到uc/osII模块？ |
| [答：Mark] |
请到nios forum 上下载 |
[2005-6-21 11:05:26] |
| [问：hellobb] |
怎麼往FPGA自帶的內部rom中寫入資料，斷電後也能保存資料？ |
| [答：Jing] |
ROM中的数据是靠起始化文件输入的。其格式是.hex, 或.mif. 您可在QII Help 中输入.hex, 或.mif，就会得到具体的生成步骤。 |
[2005-6-21 11:07:00] |
| [问：bloominglj] |
基于nios编的程序，如何转移到nios II？ |
| [答：Mark] |
请参考 AN350 文档
http://www.altera.com/literature/an/an350.pdf |
[2005-6-21 11:07:08] |
| [问：niosfan] |
nios开发板可以支持网页存储吗？是不是不支持uc/os？而只能在linux下实现？具体来说，怎样实现呢？谢谢。 |
| [答：Mark] |
可以支持网页存储，可以支持uc/os，详细信息请参考Nios forum中的相关文章 |
[2005-6-21 11:08:28] |
| [问：go168] |
請問NIOSII V5 與 NIOS V2的差異處,我們有需要跟進新版本嗎,如果移植至新版本是否有需注意的 |
| [答：Sam] |
5.0 搭配的是quartus5.0
nios5.0 have new IDE interface and support new device
if you use stratixII or cyclonII family
advise use QII5.0 and NIOSII 5.0 |
[2005-6-21 11:10:14] |
| [问：suway1219] |
我已經參考過an350這份文件，請問nios 升級至nios II在網路部份(僅區域網路)要如何更新 |
| [答：Mark] |
请问您是否指TCP IP部分？
nios 升級至nios II 在网络部分您只需要更新软件就行了 |
[2005-6-21 11:11:57] |
| [问：yedingsheng503] |
一個工程在集成了你們的IP CORE後,還能不能用Modelsim來對其進行時序仿真? |
| [答：Mark] |
可以 |
[2005-6-21 11:12:07] |
| [问：guahuahua] |
怎樣在調用FIFO時設定使用LE來實現更大的FIFO |
| [答：Jing] |
在用Megawizard Plugin Manager 配置FIFO时，软件会根据配置自动级联多个RAM来实现大FIFO。如一定要用LE的话，可在Megawizard
Plugin Manager中选用"Implement FIFO with Logic Cell Only..."的选项。 |
[2005-6-21 11:13:08] |
| [问：hcj] |
若在NiosII上跑VxWorks，應該如何實現？ |
| [答：Mark] |
目前NiosII不支持Vxworks |
[2005-6-21 11:14:58] |
| [问：zzkeng] |
什麼是條件接收模組?Altera有現成的產品嗎? |
| [答：Mark] |
您可使用FPGA来实现 |
[2005-6-21 11:15:40] |
| [问：seuic] |
請問能否提供一個可以下載用在MAXII上的PCMCIA核的地址？ |
| [答：Sam] |
http://www.altera.com/products
/ip/ipm-megasearch.jsp |
[2005-6-21 11:15:52] |
| [问：guahuahua] |
如果FIFO使用時一直在讀一直在寫，這樣會不會混亂，位址指針如果不變，但輸出資料是正常的是不是代表FIFO達到平衡，所以地址不變 |
| [答：Jing] |
这要看具体FIFO的设计。QII Megawizard Plug-in Manager 生成的FIFO, 是可以选用"full","empty"信号来做指示的。 |
[2005-6-21 11:16:03] |
| [问：suway1219] |
您好 若要製作MP3播放系統 可達REALTIME嗎 |
| [答：Mark] |
可以 |
[2005-6-21 11:16:08] |
| [问：MeteorNet] |
用戶自定義指令邏輯中的內部寄存器表方式是怎麼用的？能舉一個簡單例子碼？ |
| [答：Mark] |
请参考
ramt_host_rd:process(clk,rst)
begin
if rst ="1" then
Nios_data_out <=(others => "0");
elsif CLK"event and CLK = "1" then
case Nios2ramt_address_reg(4 downto 0) is
when "10000"=> Nios_data_out <= Nios2ramt_rd1;
when "10001"=> Nios_data_out <= Nios2ramt_rd2;
when others => Nios_data_out <=(others => "0");
end case;
end if;
end process ; |
[2005-6-21 11:17:56] |
| [问：buffutt] |
我用modelsim 仿真時， 應該加那種對應的fpga的庫， 如何選擇？ |
| [答：Sam] |
you can search c:/altera/quartus50/eda/sim_lib
find to fpga family .atoms
EX:cyclon_atoms.v or cyclon_atoms.vhd |
[2005-6-21 11:19:37] |
| [问：routelu] |
使用Cyclone的LVDS電平IO是需要週邊電阻。請問CycloneII的LVDS
IO還需要嗎？ |
| [答：Jing] |
如果您指的是差分电阻，Cyclone II 也是要差分电阻的 |
[2005-6-21 11:20:12] |
| [问：stonehyg1] |
请教，对控制采集处理毫伏级模拟信号，such as BEMF ,HOW TO design
it via pld? |
| [答：Mark] |
您需要外加AD DA转换器 |
[2005-6-21 11:20:45] |
| [问：popjoseph] |
請問在台灣是否有Altera相關課程開課 |
| [答：Sam] |
yes, please refer to http://www.gfec.com.tw/simple_html.php
?language_page=big5&page_name=page_train
thanks |
[2005-6-21 11:21:19] |
| [问：a5009] |
請提供MAX II開發套件的銷售價格，如何購買。 |
| [答：Sam] |
dear sir
please refer to http://www.gfec.com.tw/
or http://www.altera.com/products
/devkits/altera/kit-maxii-1270.html
thanks |
[2005-6-21 11:24:15] |
| [问：bloominglj] |
用LE和用RAM来配置FIFO有什么不同？是为了节约RAM空间采用LE么？ |
| [答：Mark] |
使用LE来实现FIFO非常耗费逻辑资源 |
[2005-6-21 11:24:20] |
| [问：wwsstt2001] |
如何解決SPI只有16位元資料位元的問題？而常用的24位元A/D轉換器是SPI匯流排的，但是資料位元一般都遠遠大於16位，請問如何解決這些問題？ |
| [答：Mark] |
您可通过FPGA内部的逻辑资源实现位宽扩展 |
[2005-6-21 11:26:16] |
| [问：萧骥] |
niosII 的软件编写难度很大，问如何可以得到相应的帮助和解答？ |
| [答：Mark] |
请使用http://mysupport.altera.com |
[2005-6-21 11:26:53] |
| [问：honghui525] |
MAX2 的功耗是不是业界最低的？ |
| [答：Mark] |
请参考链接：
http://www.altera.com/products/devices
/cpld/max2/features/low_power/mx2-low_power.html
在大多数应用情况下是的 |
[2005-6-21 11:28:07] |
| [问：wang_3130] |
添加用戶自定義邏輯，avalon匯流排的readdata和writedata資料必須要定義為8，16或32位的嗎？ |
| [答：Sam] |
dear sir
you can define 1-32 bit avalon bus .
you can define it ,just you need . |
[2005-6-21 11:28:51] |
| [问：zjh322100] |
我想知道，niosII的處理速度可以達到多少？ |
| [答：Mark] |
在 StratixII中可达到220Dmips |
[2005-6-21 11:29:07] |
| [问：lhqin] |
请问MMU什么时候可以发布? |
| [答：Mark] |
在下一个Nios版本中发布 |
[2005-6-21 11:29:58] |
| [问：francy] |
我把程序下载到FPGA里面以后，片子不工作。请问有没有办法再把程序读出来？ |
| [答：Mark] |
请检查您的加载电路 |
[2005-6-21 11:30:40] |
| [问：Joe_Zone] |
可否提供該產品在乙太網中應用的詳細例子? |
| [答：Mark] |
请参考Nios forum中有关的应用例子 |
[2005-6-21 11:31:38] |
| [问：mingxin6703] |
沒有testbench能做時序仿真麼 |
| [答：Mark] |
testbench当然可以做时序仿真，您可使用功能仿真用的testbench加上些时延参数做时序仿真 |
[2005-6-21 11:33:32] |
| [问：zhiyuh] |
請比較一下Nios和Nios II的區別，Nios II比Nios有什麼優勢？開發流程上有什麼不同？ |
| [答：Mark] |
请参考链接：
http://www.altera.com/products
/ip/processors/ipm-index.jsp |
[2005-6-21 11:34:43] |
| [问：as409] |
與DSP等其他晶片進行連接時,時序不同該如何處理? |
| [答：Jing] |
时序不同是指频率不同还是相位不同？如果是同频不同相，尤其在相位差异无法确定的情况下，一般可以利用一个双端口Buffer进行相位适配；如果是频率不同，则必须加入一个不同时钟域的数据速率匹配模块，将FPGA或PLD内的数据流速率转变为与DSP等外部晶片接口时钟一致的速率再进行交换处理。 |
[2005-6-21 11:34:59] |
| [问：terencelai] |
如何利用cyclone取代現有mp3架構 |
| [答：Mark] |
cyclone ＋ DA芯片 |
[2005-6-21 11:35:18] |
| [问：Jack_chenyr] |
如何在設計產品時充分利用可編程邏輯資源 |
| [答：Sam] |
dear sir
you must read more fpga or cpld databook
or
learn tool(quartusII)resource optimization function. |
[2005-6-21 11:35:36] |
| [问：lincol] |
如何才能在骏龙或者爱睿申请样片？其网站上没有申请样片项目的！！ |
| [答：Mark] |
请联系骏龙或者爱睿的工程师 |
[2005-6-21 11:36:33] |
| [问：mingxin6703] |
能介紹一下RS編碼最好用哪個晶片麼？ |
| [答：Jing] |
取决于需要的处理速率，如果是低速的应用，Cyclone或CycloneII就完全可以实现；如果频率很高，Stratix以及StratixII是很好的选择。 |
[2005-6-21 11:38:30] |
| [问：lengqiu007] |
作為一名剛入行的新手,除了語言和EDA工具外,我最需要掌握的是什麼? |
| [答：Sam] |
dear sir
cpld and fpga features. |
[2005-6-21 11:39:31] |
| [问：pgx1984] |
這裏準備做一個頻率變換的教學產品（AM\FM)。工作頻率455KHz.Cyclone
II FPGA能勝任嗎？單片價格多少？ |
| [答：Mark] |
可以实现，使用Cyclone II ＋ DA |
[2005-6-21 11:42:02] |
| [问：rosewy] |
請問我想用MAXII系列晶片做一個電路,內部須加一個8K的RAM 6264,不知可選哪種片子. |
| [答：Jing] |
对于MAXII来说，很难实现8K RAM，建议选用Cyclone或CycloneII。 |
[2005-6-21 11:45:05] |
| [问：MooreJen2005] |
CPLD 和 FPGA 有何差異 |
| [答：Sam] |
dear sir
cpld is EEPROM base,fpga is SRAM base.
fpga more fast,high density. |
[2005-6-21 11:46:09] |
| [问：mingxin6703] |
要求串列速率達到300M/S,請介紹一款性價比高的晶片 |
| [答：Mark] |
Cyclone 或 Stratix 都可以实现， |
[2005-6-21 11:46:56] |
| [问：luogongqiang] |
那款Altera產品更適合用在低成本量大的消費類電子產品中? |
| [答：Mark] |
HardCopy 或Cyclone ，Cyclone II |
[2005-6-21 11:47:34] |
| [问：rainxrx] |
开发套件在那里可以买到？ |
| [答：Sam] |
dear sir
http://www.altera.com/products
/devkits/kit-dev_platforms.jsp |
[2005-6-21 11:47:38] |
| [问：wkc_hust] |
你好,我們現在正在用altera公司的Stratix GX開發板,相對於cyclone和stratix感覺對於GX板子的資料和技術支援太少了,尤其是設計例子方面，希望能給我們提供一些，謝謝！ |
| [答：Mark] |
请参考链接：
http://www.altera.com/products
/devkits/altera/kit-high_speed_sgx.html
如果您还有疑问，请使用
http://mysupport.altera.com |
[2005-6-21 11:49:37] |
| [问：wangbina] |
我一直用altera晶片,但沒有用過NiosII,想知道如果採用noisII的話是否速度會降低?比如RS232串口等? |
| [答：Mark] |
不会的，NiosII 象IPCore一样，只使用一部分资源，不会影响到其他逻辑的速度 |
[2005-6-21 11:50:51] |
| [问：sanyuang] |
關於Nios II之設計支援,提供什麼樣之開發環境, 另外, Cyclone 晶片價格?? |
| [答：Mark] |
请使用QII软件中的SOPC Builder ＋ IDE实现Nios II 的开发，关于芯片价格请联系您的代理 |
[2005-6-21 11:52:50] |
| [问：xinminya] |
我希望将可编程逻辑器应用到一些简单的产品开发中去，不知有没有应用电路，最低的价位如何？？ |
| [答：Mark] |
请参阅链接：
http://www.altera.com/products
/devkits/kit-dev_platforms.jsp
关于价格方面请联系您的代理， |
[2005-6-21 11:54:25] |
| [问：zhzhihui] |
uc/osII component is free? |
| [答：Mark] |
您可在Nios forum上下载 |
[2005-6-21 11:55:22] |
| [问：honghui525] |
請問怎麼能得到你們的參考設計呢？cyclone 2 與spantan 3e 相比，cyclone
有什麼勝出的地方？謝謝 |
| [答：Jing] |
您可以在以下的链接查找所需的参考设计：http://www.altera.com/solutions/refdesigns/ref-index.jsp
另外，对于cyclone 2 與spantan 3e 相比，Cyclone2的容量會更大，DSP/ram會更多，速度會更快，並有保證供貨方面的優勢。而且，您可以向Xilinx求證，Spartan3e是不支持hot-swap的。 |
[2005-6-21 11:56:34] |
| [问：lincol] |
如何才能在網上獲得更多的quartus2的軟體授權？我下載的有好多功能都實現不了1！另外如何申請樣片？ |
| [答：Mark] |
请联络您的代理关于您的license问题和样片的申请 |
[2005-6-21 11:56:51] |
| [主持人：ChinaECNet] |
恭喜您，淇譽電子科技股份有限公司的jerry070經過電腦抽獎您在本次座談中獲得一部MP3播放器。請網名為jerry070的用戶與中電網聯繫(8610-82888222-7009
或 lilin@chinaecnet.com)。 |
[2005-6-21 11:58:07] |
| [问：lhkmd] |
如果購買了cyloneII相關的可以免費提供的IPCODE有幾種？ |
| [答：Jing] |
在以下的鏈接中有一些現有的參考設計：http://www.altera.com/solutions/refdesigns/ref-index.jsp
至於IP Core, 請與我們的代理具體商談。 |
[2005-6-21 11:58:58] |
| [问：luogongqiang] |
設計Altera 產品,設計輸入方法是否相同? |
| [答：Jing] |
是的。我們支持大部分設計輸入方法，如Verilog, VHDL, AHDL, Schematics, netlists. |
[2005-6-21 12:00:28] |
| [问：f22] |
我用FPGA實現過一自適應濾波器，用在醫學儀器上。請問：在醫學儀器這一領域，FPGA有多大的發展空間？比如？ |
| [答：Jing] |
我們在醫學儀器上很多的一起上都有應用，如監控器，化學分析儀等。 |
[2005-6-21 12:02:39] |
| [问：sclby] |
在現在Altera的CPLD產品中價格最便宜的且使用最多的是那個系列？IO在100以上
巨集單元在100以上現在價格最便宜的CPLD型號是？請推薦一個性價比最好的能內嵌一個51內核的FPGA解決方案，價格大楷多少？ |
| [答：Jing] |
對於CPLD,我們建議使用MAXII,因爲性价比最高。因爲是新器件，使用量還不能跟MAX3000/7000 比較。但是成本和功能絕對要勝於它們。具體型號和價格，則需要您跟我們的代理商談了。 |
[2005-6-21 12:07:24] |
| [问：honghui525] |
时序约束在Xilinx中用Setup to Clock（edge），Clock（edge）
to hold等表示。在Altera里常用tsu (Input Setup Times)、th (Input Hold Times)、tco
(Clock to Out Delays)来表示,为什么其中多一个th 约束呢？谢谢！ |
| [答：Jing] |
th 是用來指示FPGA在接收数据时是否能符合上游器件的minimum Tco 要求。举例来说，如果上游器件的最小Tco是１ns, 则FPGA端的th就不能超过１ns,
th 的时序设定就为１ns. |
[2005-6-21 12:14:36] |
| [问：manonroad] |
请问Stratix系列FPGA工业级芯片与普通商业级芯片的区别有哪些？ |
| [答：Jing] |
主要是温度容限，工业级芯片是-40到100度；商业级是０到85 度 |
[2005-6-21 12:24:49] |
中电网官方微博
