高速数据转换器在基站和直放站中的应用- 恩智浦半导体厂商_在线座谈

精彩问答

主题：高速数据转换器在基站和直放站中的应用
在线问答：关于本次在线座谈如有问题，可点击这里继续提问！
[主持人：ChinaECNet]	各位网友大家上午好，欢迎参加中电网在线座谈，今天我们邀请到恩智浦半导体的专家，与大家共同探讨“高速数据转换器在基站和直放站中的应用"，欢迎大家踊跃提问！	[2010-12-2 9:35:00]
[主持人：ChinaECNet]	各位网友，我们现在已经进入问答环节，如果您想重复观看刚才的演示文件，请点击页面上方的“在线演示”。	[2010-12-2 10:03:20]
[问：paradoxfx]	该类高速转换器如何与控制器或者FPGA等接口？
[答：Robbinxie]	我们的产品在数据接口方面有多种可供选择：LVDS， LVCOMS以及JESD204A	[2010-12-2 10:23:08]
[问：crazygod0238]	贵公司的高速数据转换器的数据转换速率能达到多少
[答：Ericzhong]	你好，NXP目前可提供高达250Msps采样率的ADC和1.25Gsps采样率的DAC.	[2010-12-2 10:24:18]
[问：lihaieeee]	DAC和MCU相连接时，要注意那些问题？
[答：Louiswu]	DAC与MCU 之间的相链接，主要是SPI通信口的控制，所以你要主要两者的接口电平是否一致，还有控制方面习惯问题，有些工程师喜欢高电平有效，有些喜欢低电平有效，在设计过程中要统一。谢谢！	[2010-12-2 10:27:56]
[问：dengcz]	请问JESD204A数据转换器接口是一种新的接口标准，在高速通讯中，NXP系列芯片会不会产生数据损失？如何保证？谢谢！
[答：Robbinxie]	你好！ JESD204A标准协议有数据校验机制，在发生数据错误时，接收端会发起重新同步要求，以确保正确的数据传输	[2010-12-2 10:30:22]
[问：yxhua]	JEDECJESD204A高速串行数字接口的数据速率能达到多高？
[答：Ericzhong]	JESD204A标准规定的单根串口数据传输速率可达3.125Gsps， NXP基于JESD204A的扩展型CGV系列产品速率会有10%的提升。另外JESD204A的升级版本JESD204B可支持高达6.125Gsps的传输速率。	[2010-12-2 10:31:00]
[问：dengcz]	请问贵公司的数据转换器系列产品能否与Xilinx公司Virtex-5以上系列FPGA互通？谢谢
[答：Louiswu]	这点是肯定的，不管是V5,V4,V6还是SPT6,当然还有lattice，alter的产品，都是可以相互通信的。因为这些产品的接口都是标准化了的。都有其行业的标准。	[2010-12-2 10:31:35]
[问：hjb85]	离线电容校正在使用时是如何操作的？每次上电都需要进行吗？
[答：Ericzhong]	NXP的ADC芯片每次上电时会自动完成离线电容校正，不需要用户进行任何操作。	[2010-12-2 10:32:50]
[问：paradoxfx]	NXP的该类高速数据转换器有没有sigma-delta工艺的？
[答：Robbinxie]	我们新的产品中会有sigma-delta的产品	[2010-12-2 10:33:35]
[问：grandnie]	请问专家DAC1405D750演示版或者开发板向本地代理商申请还是直接向贵公司申请呢？
[答：Robbinxie]	可以向我们的代理商申请。谢谢！	[2010-12-2 10:35:45]
[问：grandnie]	请问专家这类高速转换器除了使用FPGA相连外，还支持ASIC吗？
[答：Robbinxie]	可以，只要在ASIC的输入端/输出端也使用同样标准的接口就可以实现互通。	[2010-12-2 10:37:11]
[问：yxhua]	请专家详细介绍JESD204A的架构以及性能优点。谢谢！
[答：Louiswu]	鉴于篇幅问题，我简单介绍下，如果大家熟悉serdes的原理，那么JESD204A就相对简单很多，从原理方面来看，它可以看着一个精简版的serdes。同时，它把协议大大的简化，尽量减少冗余数据，最大化的有效传输IQ数据。它的数据时钟恢复，数据同步，失步检测和SERDES有很多共性的地方。如果这位工程师对这方面知识还想更深了解，你发个邮件到louis.wu@nxp.com,我会发些相关资料先让你看看，谢谢。	[2010-12-2 10:38:09]
[问：hjb85]	影响ADC的SFDR的主要因素有那些？
[答：Ericzhong]	ADC参考电压的选择对SFDR会有影响。比如2vpp的情况下SFDR会略好于1vpp.另外ADC前端anti-kickback电路的设计也会对SFDR产生影响。anti-kickback电路的设计可参考NXPADC的datasheet.	[2010-12-2 10:39:19]
[问：crazygod0238]	高速高精度ADC都能在市场上买到吗？
[答：Robbinxie]	对于高速高精度ADC，目前有2种情况，一种是不受出口限制的产品，这类产品可以直接向我们的代理商购买。另一种是受出口限制的产品，这类产品需要提供相应的文件用以申请出口许可证。可以联系我们的代理商，告知所要选择的产品及应用，我们会提供办理出口许可证的相关要求。谢谢！	[2010-12-2 10:41:10]
[主持人：ChinaECNet]	各位网友，我们将在10：50填写调查问卷，请大家积极参与！您的反馈对我们很重要！	[2010-12-2 10:46:55]
[问：liuguod]	如何设计ADC前端的输入，以达到更好的性能？
[答：Louiswu]	ADC前端设计，也是保证ADC性能实现的一个关键因素之一，1.首先你根据你系统允许的条件下，选择你的输入中频，在保证镜像抑制的前提下，原则上是中频越低越好；2，前端巴伦的选择，巴伦的相位及幅度的不平衡性是要重点考虑到一个指标。3.ADC前端输出RC电路，反脉冲电阻的选择。4.时钟的设计等等。	[2010-12-2 10:47:30]
[问：jfluo]	贵公司的AD产品与主流FPGA系列兼容方面，是否有应用上面的指南，或者参考范例，如果有，通过何种途径获取？
[答：Ericzhong]	NXP目前可提供配合xilinx/altera/lattice 的FPGA产品使用的ADC/DAC演示版和参考设计。您可以到我们的网站上申请获得演示版或者联系我们的代理商。	[2010-12-2 10:48:40]
[问：hjb85]	后台增益校正是实时进行的吗？16位的校正过程大概需要多长时间？
[答：Ericzhong]	后台增益校正通过ADC内部的一个校正环路来实现，是实时进行的，并且它不会中断ADC的工作。	[2010-12-2 10:51:45]
[问：yxhua]	如何解决JESD204A系统中多个数据传输线路之间的采样同步问题？
[答：Louiswu]	在这个问题，NXP的JESD204A/B 内部机制上有自动同步功能。	[2010-12-2 11:03:53]
[问：liutao111]	经常发现，数字地与模拟地之间的会产生相互干扰，请问有好的解决方法？
[答：Louiswu]	在PCB设计的过程中，尽量保持数字地和模拟地按块处理分开，然后在顶层或底层通过磁珠相连接	[2010-12-2 11:04:00]
[问：dengcz]	请问DAC1405D750的在LAYOUT时高速数据线的走线长度在理论上是一样的，实际应用上允许最小误差为多少MILS？谢谢！
[答：Ericzhong]	你好，layout的原则是尽量等长，可允许的最小误差跟设计的最大数据速率有关系，速率越高，采样保持时间就越短，那么DAC保证数据对齐所允许的误差就越小。	[2010-12-2 11:07:49]
[主持人：ChinaECNet]	各位网友，我们今天邀请到恩智浦半导体的专家，与大家共同探讨“高速数据转换器在基站和直放站中的应用”，欢迎大家踊跃提问！	[2010-12-2 11:09:17]
[问：yxhua]	和ADI公司的支持JESD204A的AD9644相比，NXP的ADC1113有什么优势？
[答：Robbinxie]	ADC1113可以最高支持125MSPS的采样速率，可支持较大的带宽。	[2010-12-2 11:10:14]
[问：lihaieeee]	DAC后面的滤波器有什么特别要求？该如何设计？
[答：Louiswu]	这点主要是根据产品本身确定的，比如，输出中频，信号带宽，截止频率，截止衰减度，滤波器的模型可以用巴特沃斯或切比雪夫等模型，如果你们有需要NXP支持，请直接跟我们联系。louis.wu@nxp.com	[2010-12-2 11:10:25]
[问：liutao111]	请问如何降低电源对高速ADC和DAC的干扰？
[答：Louiswu]	电源设计对ADC/DAC的性能也是非常关键。一般datasheet上会提供参考设计电路。第一：电源纹波希望小82dBc.	[2010-12-2 11:24:20]
[问：hangeng]	在带宽比较大的情况下，为了防止基站过饱和，如何选择ADC？
[答：Ericzhong]	如果是为了降低上行噪声对基站的影响，那么在设计中就应该注意降低ADC的噪声水平，比如考虑电源等对ADC噪声的影响，还有根据您的应用选择合适的位宽和采样率，。	[2010-12-2 11:25:38]
[问：lihaieeee]	NXP那些ADC对中国出口限制？
[答：Louiswu]	NXP现在能对中国出口的有12bit，105M以下，11bit的ADC,但是NXP目前也在进行一些工作，解决14bit的出口问题，这个问题需要和客户签一些协议。如果这个工程师对这方面还有什么问题，可以直接和我联系，louis.wu@nxp.com	[2010-12-2 11:28:08]
[问：lid1118]	如何提高基站的功放效率以及线性化程度?
[答：Ericzhong]	DPD(数字预失真)技术，模拟预失真技术，前馈技术等等都可以用来提高功放的效率。NXP可以提供数字预失真需要用到的反馈回路ADC。	[2010-12-2 11:29:03]
[问：hjb85]	后台增益校正在什么时候校正？会不会影响数据的采样？
[答：Ericzhong]	后台增益校正是在器件内部后台实时工作的，不会影响数据的采样。	[2010-12-2 11:30:08]
[问：lid1118]	什么是OIP3？它和ADC有关吗？
[答：Louiswu]	OIP3是模拟器件的输出三阶交调量，这个指标和ADC基本上没有直接关系。	[2010-12-2 11:30:28]
[问：liuguod]	有了后台增益校正，是否不需要考虑ADC的温漂特性？
[答：Ericzhong]	这个具体跟您应用的精度要求有关系，如果后台校正后的增益曲线可以满足您的需求，就不要再考虑温漂。	[2010-12-2 11:32:29]
[问：yxhua]	JESD204A和SERDES有什么关联？
[答：Louiswu]	SERDES一般走CPRI或中移动的Ir协议，有其复杂的数据结构，而JESD204A是一个精简化的接口，其运行机制和SERDES类似的地方，比如数据时钟恢复，同步，失步检测等，但Jesd204A 传输的基本都是有用的IQ数据，不会像serdes那么冗余。	[2010-12-2 11:35:15]
[问：liutao111]	请问如何有效降低AD转换器输入的噪声？需要接缓冲器吗？
[答：Robbinxie]	NXP AD产品系列有内部集成输入BUFFER的产品，有效的降低由于采用引起的噪声干扰。	[2010-12-2 11:36:34]
[问：lid1118]	请问ADC的精度与噪声系数之间有什么必然的联系吗？
[答：Louiswu]	ADC噪声系数与SNR有必然关系，ADC精度与SNR存在关联，所以二者存在关联。	[2010-12-2 11:39:57]
[问：yangbbb]	高速ADC的电源有什么要求？是采用LDO还是开关电源？
[答：Robbinxie]	电源方面可以选择使用LDO,也可以使用DC-DC,尽量保持电源干净，模拟数字供电尽可能分开	[2010-12-2 11:40:23]
[问：hangeng]	蜂窝基站数字接收机，如何解决ADC中较大的干扰信号？
[答：Ericzhong]	ADC输出的干扰往往来自于ADC的输入，如果抗混叠滤波器没有做好，或者板上别的信号影响了ADC的输入，那么它们就会被采样下来。	[2010-12-2 11:42:06]
[问：yangbbb]	影响ADC的输出延时的因素有那些？如何降低输出延时？
[答：Ericzhong]	ADC输出的延时一般是固定的，如果ADC内部有一些数字处理，那么旁路这些处理部分将会降低ADC的输出延时。	[2010-12-2 11:45:21]
[问：zqizzzz22]	何谓“欠采样”？有什么特点？什么时候可采用欠采样？
[答：Louiswu]	所谓欠采样，就是指系统的采样频率不能满足奈切史特第一抽样定理，抽样出来的信号，不能完整的完整的反应信号完整性。在我们目前的无线通信通信系统很少用，但是在一些实时的设备监控系统会经常用到。	[2010-12-2 11:45:49]
[主持人：ChinaECNet]	各位网友，我们将在11：50填写调查问卷，请刚才没有填写的网友抓紧时间填写。	[2010-12-2 11:47:07]
[问：zqizzzz22]	对于ADC来说，如何确定其实际采样频率？
[答：Robbinxie]	采用频率的选择主要与输入信号的带宽相关，输入信号的带宽必须小于采用频率的一半才能确保采集到完整的信号。	[2010-12-2 11:47:47]
[问：hangeng]	对于Wimax基站的数字中频，NXP有哪些合适的ADC/DAC？
[答：Ericzhong]	NXP的DAC1405D750可以用于wimax基站的发射链路。接收链路可以采用NXP的ADC1147。具体您可以联系：eric.zhong@nxp.com	[2010-12-2 11:47:56]
[主持人：ChinaECNet]	由于时间关系，本次座谈的问答环节马上就要结束了，所有问题已经提交给恩智浦半导体的专家，未回答的问题将于会后公布在中电网上，请大家随时关注中电网的更新。	[2010-12-2 11:47:59]
[问：liutao111]	请问如何降低噪声对ADC的干扰？
[答：Louiswu]	在整个接收链路的设计过程中，因为ADC本身也是有噪声系数的，一般在30dB,所以ADC前端的增益非常关键，如果增益设计的合理，那么ADC的噪声对系统可以不计。	[2010-12-2 11:49:27]
[问：lid1118]	请问在设计基站收发信机时，贵公司提供那些完整的解决方案？
[答：Ericzhong]	NXP有全套用于基站收发信机的ADC/DAC产品，比如我们的DAC1405D750,具体您可以联系：eric.zhong@nxp.com	[2010-12-2 11:49:41]
[问：zqizzzz22]	做数据采集系统的时候，根据什么确定A/D转换的精度？
[答：Ericzhong]	转换精度跟您系统对SNR的要求有关系。	[2010-12-2 11:51:07]
	非在线问答
[问：carolmede]	ADC的精度能达到多少？
[答：NXP专家]	NXP目前可以提供16bits，250MSPS的ADC.
[问：zqizzzz22]	ADC的转换精度与哪些因素有直接关系？如何提高？
[答：NXP专家]	时钟质量，输入信号匹配等都可对ADC的转换精度造成影响。
[问：jfluo]	ADC在与MCU连接时，如果采用SPI接口，在时序上有没有什么特别的要求或注意的地方？
[答：NXP专家]	ADC一般作为slave端和MCU相连，具体的连接时序不同器件可能有所不同，MCU需要送出能满足ADC datasheet上要求的时序数据
[问：jfluo]	NXPADC或DAC演示版是否有免费赠送活动？或者用户可以购买？
[答：NXP专家]	可以到我们的官方网站上申请，满足条件的客户我们可以免费提供demo板。
[问：bowei181]	NXP的高速ADC产品是并口输出还是串口输出？其转换速度能达到什么程度？
[答：NXP专家]	作为高速串行输出ADC的业界领导者，我们的ADC/DAC产品都有串行和并行两种版本。目前可提供250Msps转换速率的ADC.
[问：carolmede]	本产品支持哪些接口？
[答：NXP专家]	LVDS, LVDS DDR, LVCMOS, JESD204A等
[问：bowei181]	串口技术JESD204A/B有何优越性？
[答：NXP专家]	节省PCB面积，层数，减少bom成本， PCB成本。降低设计复杂度，提高可靠性。
[问：pszzz1]	低功耗是目前基站设计普遍考虑的问题，请问NXP的产品在功耗方面有何特点？
[答：NXP专家]	NXP的DAC1405D750和ADC1112D125等系列产品都比竞争对手的同类产品有较大的功耗优势。另外，作为NXP的优势所在，高速串行接口的ADC/DAC在功耗方面也会比传统的并行接口数据器有优势。
[问：liuguod]	工业系统设计中，如果采用NXP的DAC设计，还需要多点温度校准程序吗？
[答：NXP专家]	需要视应用的具体精度要求来定。
[问：jwdxu2009]	能审请到免费样品用吗？
[答：NXP专家]	可以的。
[问：dengcz]	请问DAC1405D750演示版在本地代理商能否申请到？谢谢！
[答：NXP专家]	可以的。
[问：dengcz]	请问NXP公司的高速数据转换器ADC是否需要加入外置的ADCDRIVER?
[答：NXP专家]	需要视具体应用来定，有些场合是不需要的。
[问：dengcz]	请问高速ADC直接与FPGA相连时，是否需要约束FPGA的布局布线？如何约束？
[答：NXP专家]	需要的，具体和数据速率有关。
[问：dengcz]	请问贵公司的DAC1405D750在基站实际应用上最大采样率能够达到多少？谢谢！
[答：NXP专家]	DAC1405D750的最大采样率可以达到750Msps.
[问：dengcz]	请问贵公司的此类高速ＡＤＣ产品的共模输入电压范围一般多少？
[答：NXP专家]	0.5Vdda
[问：dengcz]	请问贵公司的双通道数据转换器DAC1405D750与ADI的AD9644脚位能否兼容？谢谢！
[答：NXP专家]	DAC1405D750是一颗DAC器件，不能够和ADC兼容。
[问：dengcz]	请问基站数据吞吐量的需求日益增加，例如4G基站等，NXP高速数据转换器系列产品是否已经考虑支持？
[答：NXP专家]	是的，NXP的串行接口ADC/DAC就是针对这种高数据量的复杂应用而推出的。
[问：dengcz]	请问目前３Ｇ基站中要求的传输速率比较高，贵公司的这种高速数据转换器是否已经满足需要？
[答：NXP专家]	是的，我们的产品可以满足3G基站的需要。
[问：dengcz]	请问这种高速数据转换器除了应用在基站和直放站外，还经常用在哪些场合？谢谢！
[答：NXP专家]	我们在航空，医疗，工业控制等领域都有应用实例。
[问：yangbbb]	如何评估ADC的SNR？谢谢！
[答：NXP专家]	我们提供的ADC评估套件可以分析ADC的SNR.
[问：liuguod]	实际电路中，为降低噪声和EMI，在ADC的电路板布局布线中需要注意些什么？
[答：NXP专家]	保证电源的质量；模拟和数字电，地分区
[问：paradoxfx]	使用了多少um的工艺？
[答：NXP专家]	0.18
[问：paradoxfx]	是否已经支持JESD204A接口？
[答：NXP专家]	是的。
[问：paradoxfx]	为保证信号质量，PCB最少需要几层板？
[答：NXP专家]	需要视具体应用来定.
[问：bowei181]	为了保证ADC的高速转换，外围电路需要那方面的处理？
[答：NXP专家]	输入信号的接口设计以及输入时钟的质量会影响ADC的转换质量
[问：paradoxfx]	有没有该类高速转换器互连信号完整性方面的推荐资料？
[答：NXP专家]	有，请参考NXP数据转换器网站上的相关应用笔记。
[问：yangbbb]	在多通到ADC的设计中，请问怎样才能降低相邻通道相互间的干扰？
[答：NXP专家]	NXP多通道ADC的通道间隔离度高达95dB,您需要确保的是ADC的输入信号没有被相互干扰。
[问：paradoxfx]	最大传输距离是多少？
[答：NXP专家]	JESD204A协议保证20cm的传输，NXP的ADC/DAC可以保证40cm的传输。

	孟爱国恩智浦半导体数据转换器产品大中华区市场经理	• 负责高速ADC/DAC器件在大中华区的市场推广和技术支持工作 • 复旦大学微电子专业硕士学位 • 从事电子/微电子产品研发和推广工作10年以上
	吴永辉高级应用工程师	• 恩智浦半导体数据转换器产品高级应用工程师 • 负责高速ADC/DAC器件在基站/直放站/航空/医疗/工业等应用领域的产品应用支持工作 • 通信与信息工程专业硕士学位 • 5年的无线通信产品的设计经验
	钟英东高级应用工程师	• 恩智浦半导体数据转换器产品高级应用工程师。 • 负责高速ADC/DAC器件在基站/直放站/航空/医疗/工业等应用领域的产品应用支持工作。 • 5年无线通信领域研发经验。
	谢晖高级应用工程师	• 恩智浦半导体数据转换器产品高级应用工程师。 • 负责高速ADC/DAC器件在基站/直放站/航空/医疗/工业等应用领域的产品应用支持工作。 • 3年无线通信领域研发经验。

在线座谈

关于本次座谈

座谈简介

专家介绍

精彩问答

当前状态: 座谈已结束
查看回放