学习如何用 ISE 设计套件提高您的FPGA 设计效率- 赛灵思厂商_在线座谈

精彩问答

主题：学习如何用ISE设计套件提高您的FPGA设计效率
在线问答：关于本次在线座谈如有问题，可点击这里继续提问！
[问：lhj344512431]	请问最新的ISE软件支持Win7吗？
[答：vivian]		[2009-12-11 11:08:23]
[问：dimin]	如何在赛灵思目标设计平台中集成ISE设计套件11.1？
[答：mankit]		[2009-12-11 11:08:37]
[问：xmutwht]	ISE11开发环境所支持Matlab、Modelsim最低版本是多少？
[答：lun]	您好，ISE11不同版本对应的matlab版本不同ISE11.1对应的matlab为R2008a,R2008bISE11.2和ISE11.3对应的matlab为R2008a,R2008b，R2009aISE11.4对应的matlab为R2008a,R2008b，R2009a,R2009biSE11对应的modelsim为6.4b或者更高。请选择合适的版本，谢谢。	[2009-12-11 11:08:38]
[问：szyouer]	设计套件中包括哪些新型IP内核？
[答：mankit]		[2009-12-11 11:08:55]
[问：oscar0217]	在ise平台下，可以支持哪些第三方仿真软件？
[答：lun]	您好，我们除了支持自带的ISE simulator还可以支持的第三方仿真工具包括Modelsim SE/XE/PE NC-SIM VCS谢谢	[2009-12-11 11:09:05]
[问：robdm]	赛灵思在西安有技术支持吗？
[答：lun]	您好，如果您有技术问题，您可以在我们官方网站上提交webcase，然后我们有专家为您解答。另外您可以联系Xilinx西安的代理商，具体联系方式可以在我们的网站上查到，谢谢。	[2009-12-11 11:10:17]
[问：ysplm]	ISE可以针对不同器件自动优化，降低功耗吗？ISE现在的版本支持增量式的综合吗？
[答：vivian]		[2009-12-11 11:10:51]
[问：jikui2005]	请问ise工具哪一版本自带的仿真器能支持SystemVerilog语言？
[答：lun]	您好，目前ISE11自带的仿真器不支持SystemVerilog语言，您可以使用Xilinx支持的第三方仿真软件。谢谢	[2009-12-11 11:11:27]
[问：oscar0217]	以前使用ISE10套件可以升级到11或者以后的12版本吗？
[答：lun]	您好，您可以使用11或者以后更高的版本，不过需要通过10.1的reg ID来申请license，谢谢。	[2009-12-11 11:14:42]
[问：dimin]	ISE11.1能为DSP设计人员提供哪些优势？
[答：mankit]		[2009-12-11 11:14:45]
[问：lingf]	ise套件是否提供类似PCIE的ip库？
[答：lun]	您好，ISE套件提供PCIE的ip库，不过这个和您选用的器件有关，可以通过core generator来产生相应的PCIE core。谢谢	[2009-12-11 11:16:02]
[问：aixinjueluoyong]	1、使用该工具估算出的功耗与实际设计出的芯片相差会有多大？2、功耗优化策略有多少可以使用到芯片设计中？
[答：vivian]		[2009-12-11 11:16:49]
[问：ezcui]	敬请XLNX专家指点：在实际应用ISE设计套件时，必须特别注重哪些关键要点？谢谢赐予经验！
[答：mankit]		[2009-12-11 11:17:40]
[问：sorryhaha]	xilinx有没有把Chipscrop 整合到ISE中呢？
[答：vivian]		[2009-12-11 11:18:54]
[问：icqw1983]	ise11.1能否在64位双核的计算机上面运行?另外,ise11.1是否支持vertex2(pro)?
[答：lun]	你好，ISE11.1可以在64位双核的计算机上运行，但是ISE11.1已经不支持Virtex 2的器件。您需用10.1或以前的版本，ISE对器件的支持您可以查看如下链接，谢谢。http://www.xilinx.com/ise/products/classics/parts_list.htm#pre6	[2009-12-11 11:19:33]
[问：dimin]	我现在用的ISE9.1，已经比较习惯；我想试一下ISE11.1。问：可以在一台电脑同时装两个不同版本的ISE使用吗？
[答：lun]	您好，不同版本的ISE是可以在同一台电脑上使用的，不过您要注意的是相关环境变量的设置，谢谢。	[2009-12-11 11:21:08]
[问：putiandiao]	FPGA密度越来越大，越来越复杂，如何才能更好的从简，从精设计呢？谢谢
[答：mankit]		[2009-12-11 11:22:40]
[问：ezcui]	ISE有哪些版本可供选择？目前最前沿的推荐版本是啥？
[答：lun]	您好，现在ISE最新的版本是11.4，谢谢。	[2009-12-11 11:24:35]
[问：paradoxfx]	ISE的windows版本和linux版本有无显著区别？在一个系统下面建立的工程，是否可以立即使用在另一个系统下？
[答：vivian]		[2009-12-11 11:24:37]
[问：wdyjz]	ISE软件可以集成哪些第三方的代码和设计的？通用吗还是需要裁减修改？
[答：mankit]		[2009-12-11 11:25:42]
[问：panyuesheng]	外部400MHZ时钟到fpga(v5)内部，经过PLL之后jitter是不是会变差。
[答：vivian]		[2009-12-11 11:26:21]
[问：dimin]	Virtex6现在已经有RocketIO内核了吗？ISE11已支持了吗
[答：lun]	您好，Xilinx在很多器件都支持RocketIO，包括Virtex-2P Virtex-4 Virtex-5 Virtex-6 Spartan-6。您可以使用ISE11生成相应的IP core。谢谢。	[2009-12-11 11:27:31]
[问：lpgoal]	是否可以在unix下安装使用
[答：lun]	您好，Xilinx官方推荐的操作系统如下：http://www.xilinx.com/ise/ossupport/谢谢。	[2009-12-11 11:28:25]
[问：ezcui]	请教专家:ISE设计套件的4P（功耗、价格、性能、效率）在当前是否具有绝对优势？
[答：mankit]		[2009-12-11 11:29:08]
[问：smezsc]	Chipscope中的ILA核在FPGA中是以什么形式存在的，会影响工程的资源占用率么？我使用的V2中一旦插入ILA核RAM使用率就超过100%，有解决的方法么？
[答：vivian]		[2009-12-11 11:31:00]
[问：figot]	为什么ISE11的System Generator不支持MATLAB2009系列？这是哪方面的问题，能够通过设置来解决这个问题吗？
[答：lun]	您好，关于不同System Generator的版本对matlab的支持，您可以查看：http://www.xilinx.com/support/answers/17966.htmISE11.2以上是可以支持R2009的，谢谢。	[2009-12-11 11:31:47]
[问：oscar0217]	ISE设计套件对系统时延的分析有什么优势？
[答：mankit]		[2009-12-11 11:32:57]
[问：nju044]	对于一名使用ise新手，如何快速提高使用效率？一些设计可以单纯用Verilog实现，也可以用picoblaze、microblaze等设计模块实现，但是后者需要预先了解许多另外的知识。请问专家的建议是什么？
[答：lun]	您好，我们的网站上以及软件的帮助里面有大量的培训教材和相关的lab供开发者熟悉我们的工具，谢谢。	[2009-12-11 11:33:27]
[问：casse]	ISE工具会不会存在版本不兼容问题，即用低版本设计的程序用高版本重新生成，结果就不一样了。
[答：vivian]		[2009-12-11 11:36:23]
[问：hxing.ma]	请问ISE套件什么时候可以完全支持64位的windows系统？
[答：lun]	您好，ISE11套件可以支持64位的windows系统，请查看如下链接，谢谢。http://www.xilinx.com/ise/ossupport/	[2009-12-11 11:36:42]
[问：wdyjz]	ISE设计套件配置版本：逻辑版本、嵌入式版本、DSP版本和系统版本，可以集成在一个环境吗？
[答：mankit]		[2009-12-11 11:37:32]
[问：leesh]	ChipScope确实是一个很好的工具，用起来很方便，但是如果你要修改之前加在设计中的逻辑分析核，如修改其触发条件，采样信号，采样深度等时，需要重新生产逻辑分析核并加在原设计中，并且重新编译生产bit文件下载在板上测试。当你的设计规模不大时，这个时间不是很长，但当设计规模较大时，每次重新编译生成bit文件将会消耗大量的时间，有没有好的办法来优化这个时间，谢谢！
[答：vivian]		[2009-12-11 11:39:27]
[问：putiandiao]	我用过ISE套件，写了一段程序，语法检测和错误检测速度很慢，有没有第三方的软件快速找出错误，修正之后再用ISE进行相关处理，提高速度呢？谢谢
[答：mankit]		[2009-12-11 11:41:53]
[问：Lucifer.lee]	请教下ISE的增量编译的用法，ise是否可以做到在我设计中只有部分电路的改变，那么我就只做改变的部分的电路的综合map、pr，这样可以极大地缩短ise的流程
[答：lun]	您好，我们提供了两种方法进行增量设计，Partition和Smartguide，希望下面这个app对您有帮助，谢谢。http://www.xilinx.com/support/documentation/application_notes/xapp918.pdf	[2009-12-11 11:43:09]
[问：wdyjz]	IP核是如何集成到开发环境的？
[答：vivian]		[2009-12-11 11:43:39]
[问：lingf]	ISE设计套件各个版本的试用版的限制是什么？
[答：mankit]		[2009-12-11 11:45:01]
[问：qditz]	ISE设计套件嵌入式版本现在包括哪些工具和包？
[答：lun]	您好，ISE嵌入式版本包括：1 ISE设计套件：DSP版本中的所有工具、IP和技术2 嵌入式开发套件（EDK）和Platform Studio3 包括MicroBlaze? 软内核处理器在内的嵌入式专用IP谢谢	[2009-12-11 11:45:23]
[问：putiandiao]	Editor还有如此功能？修改ucf文件就得从头做起了。。。小范围的改动还能用Editor手工布线修改，是怎么做到的？
[答：vivian]		[2009-12-11 11:46:59]
[问：oscar0217]	ISE如何在低功耗上有良好的方法？谢谢
[答：mankit]		[2009-12-11 11:49:00]
[问：watertree]	假如我上来测试部分代码。那么有些IO可能不用，但是IO也和其他芯片相连了。那么一般上电后IO的默认状态时什么？能否设置？
[答：vivian]		[2009-12-11 11:49:42]
[问：wgx38]	ISE的所有版本都可以支持MIG设计吗？
[答：lun]	您好，我们推荐用最新的ISE版本来进行MIG设计，谢谢	[2009-12-11 11:51:01]
[问：dimin]	SmartGuide的将增量运行时间缩减多？如何实现的？
[答：mankit]		[2009-12-11 11:51:02]
[问：wgx38]	Xilinx的FPGA制作的DDR传输速率有多大？
[答：lun]	您好，这个和不同的器件有关，您可以查看相关器件的datasheet，谢谢。	[2009-12-11 11:51:47]

	黄文杰亚太区新兴业务拓展经理	黄文杰先生现任赛灵思公司亚太区新兴业务拓展经理，负责公司产品和解决方案在大中国区（中国、香港、台湾）、东南亚（包括澳大利亚和新西兰）、韩国以及印度市场新兴业务的市场需求促进及业务拓展活动。黄文杰先生在可编程逻辑领域拥有超过10年的工作经验。黄先生毕业于香港科技大学，拥有电子工程硕士学位(MSEE)和电子工程学士学位(BSEE)。
	黄仑先生	黄仑先生于2009年7月加入赛灵思公司，担任产品应用工程师，主要负责软件和DSP应用方面的技术问题。黄仑先生在2006年毕业于上海交通大学无线通信研究所，拥有通信与信息系统硕士学位。
	尹擎女士产品应用工程师	尹擎女士于2007年7月加入赛灵思公司，担任产品应用工程师，主要负责ISE/Chipscope Pro等软件应用方面的技术问题。尹擎女士在2006年毕业于西安交通大学人工智能与机器人研究所，拥有模式识别与智能系统硕士学位。

在线座谈

关于本次座谈

座谈简介

专家介绍

精彩问答

当前状态: 座谈已结束
查看回放