在线座谈

热门关键字: 处理器 IP AM 模拟 

关于本次座谈

座谈简介

新一代通信、网络和消费类电子产品的开发,对存储器的性能和密度提出了更高的的需求。同时,消费者和制造商也要求更低的初始成本和运营成本,最好还是受环境影响最小的解决方案。也就是说, 要求不断提高存储器性能和密度的同时,还要求存储器成本和功耗不断降低。这, 无疑让系统设计者的工作变得越来越艰难。

幸运的是,赛灵思设计了 Virtex-6 和 Spartan-6 FPGA 系列产品, 用来支持更快、更经济、功耗更低的存储器接口解决方案。面向 DDR 存储器标准(DDR2、DDR3)的 Virtex-6 控制器具有事务记录功能,能够实现比上一代或竞争对手控制器高得多的效率水平。Virtex-6 控制器具有高达 1066 Mbps 甚至更高的数据速率,能够大幅提高总存储器带宽。

作为FPGA行业惟一的、面向大批量低功耗领域的45nm FPGA,,Spartan-6 器件具有2或4个专用嵌入式多端口存储器控制器模块(MCB),实现了到4个常见存储器标准的简单连接:DDR3、DDR2、DDR 和 LPDDR(移动 DDR)。Spartan-6 器件为专用 MCB 模块提供了高达 800 Mbps 的数据速率,并且其存储器接口性能是上一代和竞争低成本 FPGA 解决方案的2倍。使用专用存储器控制器还有很多功耗节省优势,特别是它支持低功耗 DDR(LPDDR)标准。

此次在线座谈中,赛灵思将介绍面向 Virtex-6 和 Spartan-6 器件的存储器接口解决方案,并且解释如何利用这些解决方案,来充分发挥您的下一个 FPGA 设计中的外部存储器的优势。

精彩问答

主题:如何用行业最先进FPGA创建更快、更经济和更低功耗的存储器接口
在线问答:关于本次在线座谈如有问题,可点击这里继续提问!
[主持人:ChinaECNet] 各位听众(网友),上午好!欢迎参加中电网在线座谈。今天,我们有幸邀请到Xilinx公司的专家就“利用赛灵思Virtex-6 和 Spartan-6 FPGA 创建更快、更经济和功耗更低的存储器接口”举行在线座谈。在座谈中,您可就您关心的问题与Xilinx公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力,不仅能够增进各位听众(网友)对“利用赛灵思Virtex-6 和 Spartan-6 FPGA 创建更快、更经济和功耗更低的存储器接口”的了解和掌握,而且能够为大家事业的发展带来裨益。  [2009-11-12 10:10:45]
[问:cdneko] 连接LPDDR时候,功耗大约为多少哦? 
[答:yijing] 具体设计不同功耗也会有所不同,请在设计完成后用XPE或者XPA估算功耗。  [2009-11-12 11:01:20]
[问:jeaper] Spartan的存储器时钟最大频率是多少呢? 
[答:kathy] Spartan6对DDR2/DDR3最高支持400MHz(800Mbps)  [2009-11-12 11:02:18]
[问:fenghuayi] ISE的所有版本都可以支持MIG设计吗? 
[答:kathy] 对于Virtex6和Spartan6器件,ISE11支持MIG  [2009-11-12 11:03:20]
[问:sunjie19840522] 请问Spartan-6上开发DDR SDRAM控制器,它与spartan 3A有什么不同之处,我之前用的是spartan 3A,mig2.3,用起来觉得要关注的东西太多,尤其是UCF的关注,在Spartan-6上,这个方面是否有所改善呢?谢谢 
[答:yijing] Spartan6使用硬核,时序已经经过验证,对内部逻辑用户可以减少关注。对于引脚分配用户还是要关注的。  [2009-11-12 11:04:43]
[问:cxn] virtex-6片上RAM大小? 
[答:kathy] 每个Block RAM是36Kbit,最大片子支持总共38M的BRAM  [2009-11-12 11:06:28]
[问:oscar0217] Xilinx的FPGA制作的DDR3传输速率有多大? 
[答:kathy] Spartan6上最高800Mbps,Virtex6上最高1066Mbps  [2009-11-12 11:08:01]
[问:cdneko] 对于存储器接口电路的设计,在PCB布局方面有何建议? 
[答:john]   [2009-11-12 11:08:28]
[问:goldjack] LPDDR与DDR3等比较,除了低功耗之外,还有什么区别? 
[答:yijing] 速度不同。  [2009-11-12 11:08:31]
[主持人:ChinaECNet] 我们已经进入问答阶段如果听众想重温演讲或内容可以点击上面“在线演示”重看演讲。  [2009-11-12 11:09:28]
[问:lilyshiwo] 您好!我正在用Spartan3A1400a的MIG IP核,请问如何将自己逻辑部分的地址和数据值送入MIG里?我用了MIG核内的testbench 但不知怎么将外部的数据和地址值送进去?那里的例子是在testbench里的数据产生模块和地址产生模块产生的。另外,如果我用用户逻辑产生了,可以功能仿真吗?在例子中的tb文件中还用加哪些激励?谢谢!期待您的回复! 
[答:yijing] 使用testbenth不需要外部激励。用户的激励可以加到用户接口上。  [2009-11-12 11:09:54]
[问:fenghuayi] 每种IP都不用调试就可以达到额定的速度了? 
[答:mankit]   [2009-11-12 11:10:21]
[问:leaveswing] 读写FIFO自己定义大小,还是定死的 
[答:kathy] 用户可以自定义  [2009-11-12 11:10:53]
[问:xiaoyingzi] MIG的输出目录如何与现有的软核相兼容? 
[答:john]   [2009-11-12 11:11:02]
[问:cxn] 贵公司在今年九月推出的ISE设计套件11.3版本软件支持virtex-6和Spartan-6FPGA吗? 
[答:mankit]   [2009-11-12 11:11:42]
[问:zyw] 通过调整MMCM的配置,可以控制功耗吗? 
[答:kathy] MMCM提供控制器的时钟  [2009-11-12 11:11:42]
[问:fenghuayi] 能不能再详细的介绍一下DDR3-DIMMD的FLY-BY构架? 
[答:john]   [2009-11-12 11:12:21]
[问:cdneko] DQS的调谐精度是多少?每次调谐需要多长时间?是纯自动化的吗? 
[答:yijing] 精度是延时单元的最小间隔。请参阅数据手册。时间根据用户速率会有不同。是自动的。  [2009-11-12 11:13:12]
[问:jida_song] 以前Spartan3的器件每个LC含2个4-lut和2个DFF,请问Spartan6的一个LC有几个6-LUT和DFF? 
[答:kathy] Spartan6中每个slice中有4个6-LUT和8个FF  [2009-11-12 11:13:23]
[主持人:ChinaECNet] 我们已经进入问答阶段如果听众想重温演讲或内容可以点击上面“在线演示”重看演讲。  [2009-11-12 11:14:01]
[问:big-time] 在用MIG生成DDR2SDRAM时,选上DCI后对生成的控制器接口就一定有优势吗?另外,如果pin的位置选择时,由于PCB已经固定了,此时用MIG生成的位置需要再次约束,是不是会影响生成控制器的性能? 
[答:yijing] DCI可以省去板上的端接电阻。如果引脚位置改变,请用MIG检查。  [2009-11-12 11:14:36]
[问:leaveswing] SPARTAN-6有IODELAY吗 
[答:mankit]   [2009-11-12 11:15:00]
[问:liyanhua] 赛灵思Virtex6和Spartan6器件片上存储空间多大?仅有RAM么? 
[答:kathy] 片上有block RAM资源之外还可以用逻辑搭建distributed RAM。这些资源都可以配成RAM或者ROM  [2009-11-12 11:15:21]
[问:winricky] 外部最多能同时连接多少bit的DRAM能支持128bit吗? 
[答:yijing] Virtex6可以支持128位的。  [2009-11-12 11:15:25]
[问:leaveswing] DQS自动校准有仿真模型吗 
[答:john]   [2009-11-12 11:15:42]
[问:lingf] spartan6比spartan3支持的存储器多了哪些? 
[答:mankit]   [2009-11-12 11:16:31]
[问:liyanhua] Virtex6和Spartan6器件内部有EEPROM么? 
[答:kathy] 没有  [2009-11-12 11:16:59]
[问:jida_song] 外部的ddr最大可以接多大位宽? 在你们的demo板上可以跑到多少? Spartan-6上的MCP是硬的ip core还是逻辑生成的? 
[答:john]   [2009-11-12 11:17:30]
[问:btgy4008] 可否详细讲解一下Virtex-6和Spartan-6是怎样实现可编程逻辑与可配置硬IP相结合的,谢谢! 
[答:yijing] 硬核和可配置逻辑之间也是有连线资源的,这些也是可以配置的。  [2009-11-12 11:17:41]
[问:btgy4008] 在V6和spartan6中,用BPI配置时,这两系列的FPGA是否规定了固定的IO口与Flash相连? 
[答:yijing] 都有固定的IO和Flash相连。  [2009-11-12 11:18:30]
[问:cxn] spartan-6FPGA程序是放在EPROM中还是RAM中? 
[答:yijing] 需要外部的Flash或者PROM。  [2009-11-12 11:18:54]
[问:yao.fan@zte.com.cn] virtex6(-1速率等级的芯片)和spartan6(-1速率等级芯片),是否都支持DDR3接口,分别最高能工作到多少频率? 
[答:mankit]   [2009-11-12 11:19:12]
[问:panguo] Spartan-6的硬核内存控制器和软核相比有什么优势? 
[答:yijing] 时序经过验证,不占用逻辑资源。更容易操作。  [2009-11-12 11:19:47]
[问:qditzjx] virtex-6是否兼容PCIExpress2.0标准? 
[答:kathy] 是的  [2009-11-12 11:19:51]
[问:xiaoyingzi] Virtex-6FPGA存储器控制器如何实现实时校准?校准精度为多少? 
[答:john]   [2009-11-12 11:20:27]
[问:cdneko] Virtex-6的实时校准功能,是否有时延? 
[答:john]   [2009-11-12 11:20:30]
[问:lingf] spartan6能支持的DDR2速度能达到多高? 
[答:mankit] 800Mbps  [2009-11-12 11:21:38]
[主持人:ChinaECNet] 各位观众,现在用户提问很踊跃,专家正在逐一回答。请耐心等待您问题的答案,同一问题请不要多次提交。  [2009-11-12 11:22:08]
[问:xiaoyingzi] 如何对多个DQS组(CLK2)进行同步? 
[答:john]   [2009-11-12 11:22:18]
[问:panguo] Spartan6的一个LC有几个6-LUT和DFF? 
[答:yijing] 4个LUT,8个FF。  [2009-11-12 11:22:18]
[问:gymdove] Spartan-6Virtex-6什么时候可以大批量供应到终端市场? 
[答:mankit]   [2009-11-12 11:23:11]
[问:sunds99] 请问,DQS的校准,在控制器初始化工作完成后的正常工作期间,是动态校准的吗?谢谢! 
[答:yijing] 动态的,用来补偿温度电压变化  [2009-11-12 11:23:26]
[问:panguo] 外部的ddr最大可以接多大位宽? 
[答:kathy] Spartan6支持32位宽,Virtex6支持72位宽  [2009-11-12 11:23:49]
[问:jackstraw12] 自动校准功能对温度及电压是自动校准的还是需要反馈让内核来控制的? 
[答:john]   [2009-11-12 11:23:58]
[问:fenghuayi] 移动用的LP-DDR需要应用多少LUTS?和DDR2和DDR3相比来说,速度上要低很多,面积也肯定小了吧? 
[答:yijing] Spartan6使用硬核,面积上不会相差很多。  [2009-11-12 11:24:10]
[问:cxn] Virtex-6支持使用QDRII+和RLDRAMII,那么Spartan-6FPGA是否也支持? 
[答:mankit]   [2009-11-12 11:25:19]
[问:jida_song] FPGA内部生成的逻辑器件,其时序延迟是否是确定的,如何控制逻辑器件时序关系 ? 
[答:kathy] 某个逻辑器件的延迟是固定的。 设计中可以加时序约束,在布局布线完成后检查时序报告看所有的约束是否得到满足  [2009-11-12 11:25:36]
[问:zyw] 重新排序时控制状态机是以和速率运行,可以配置吗? 
[答:yijing] 和用户接口时钟同频率。  [2009-11-12 11:25:38]
[问:oscar0217] 开发赛灵思的FPGA只能使用MIG吗?还可以使用哪些软件开发? 
[答:yijing] MIG是Xillinx产生内存控制器的工具。也可以用EDK开发。  [2009-11-12 11:27:22]
[问:jida_song] 現在V6只支援2.5v I/O,但是現在還是很多3.3V component,是否有建議作法處理這類接口問題? 
[答:kathy] 采用电压转换芯片或者限流电阻  [2009-11-12 11:27:22]
[问:jackson2005] Spartan-6的MCB理論值800Mbs,實際應用可達到多大? 
[答:john]   [2009-11-12 11:27:43]
[问:panguo] Spartan-6系列是硬件内存控制器吗? 
[答:kathy] 是的,不需要再用其他逻辑资源  [2009-11-12 11:28:27]
[问:forrest_kong] 请问下,xilinx的fpga,ucf文件中默认的IO电平是LVTTL还是LVcmos? 
[答:yijing] LVCMOS25.  [2009-11-12 11:29:29]
[问:cdneko] 一般能可靠的与高速存储器件接口的FPGA器件的价格都比较高,xilinx的Virtex和spartan的价格如何?对国内是否有优惠政策? 
[答:mankit]   [2009-11-12 11:31:00]
[问:panguo] Virtex-6和Spartan-6FPGA通过哪些措施来降低功耗? 
[答:kathy] 采用40nm和45nm工艺,嵌入更多的硬IP,降低核电压(-L的芯片),等等  [2009-11-12 11:31:06]
[问:zyw] 为减少SSO可以采取什么措施? 
[答:yijing] 请使用SSO检查工具来检查UCF中IO使用情况,各种电平标准有不同的IO数目。  [2009-11-12 11:31:33]
[问:fenghuayi] SP6的两款开发板相应的IP-CODE可以下载吗?用什么HDL写的? 
[答:kathy] IP core可以通过ISE中CoreGen的工具生成  [2009-11-12 11:32:45]
[问:sunjie19840522] 请问Spartan-6上开发DDRSDRAM控制器,它与spartan3A有什么不同之处,我之前用的是spartan3A,mig2.3,用起来觉得要关注的东西太多,尤其是UCF的关注,在Spartan-6上,这个方面是否有所改善呢?谢谢 
[答:john]   [2009-11-12 11:33:03]
[问:panguo] spantan-6在安全、防破解方面有那些措施? 
[答:mankit]   [2009-11-12 11:34:40]
[问:xiaoyingzi] 该存储器接口的数据库和地址库是如何分配的? 
[答:yijing] 起始和结束地址可以通过修改参数实现。  [2009-11-12 11:35:00]
[问:tengzhihua] 该FPGA对时钟要求严格吗?一般采用哪种晶体? 
[答:kathy] 争对不用应用来选择,比如片上的DCM,PLL,MMCM等时钟单元,对于输入时钟有频率,jitter,占空比等的要求。另外时钟质量影响整个设计的性能和频率  [2009-11-12 11:35:23]
[问:oscar0217] 赛灵思的FPGA除了应用于存储领域中,还有哪些领域可以应用?这些FPGA能达到军工级的标准吗? 
[答:yijing] 有军工和航天的。  [2009-11-12 11:35:28]
[问:jida_song] 各种编程器中是否使用的就是FPGA的芯片?芯片的各脚所能承受电平是多少?如果要直接输出12V-15V时,是否这个片子还要电平转换? 
[答:kathy] 是的,需要电平转换  [2009-11-12 11:36:20]
[问:iversn] 您好!请问Spartan6的IO漏电流是多少,工作时IO的平均电流是多少,是否适合用于手持式设备,谢谢! 
[答:yijing] 请参阅数据手册。工作电流和电平标准有关系,数据手册也有。  [2009-11-12 11:36:40]
[问:jackson2005] RTC是如何做到實時校準到DQ中間,請再進一步說明其原理. 
[答:john]   [2009-11-12 11:37:23]
[问:zyw] RTC的实时校准是以边沿还是中心方式,这两种有区别吗? 
[答:john]   [2009-11-12 11:38:34]
[问:panguo] Virtex-6在降低功耗方面有那些比较切实可行的措施? 
[答:mankit]   [2009-11-12 11:38:59]
[问:shenhh] 存储器控制器的时钟与处理器时钟、总线时钟之间有什么比例关系吗? 存储器接口是硬核还是软核?效率如何? 
[答:yijing] 控制器和处理器时钟没有关系,和总线时钟应该保持一致。S6使用硬核,V6使用软核。  [2009-11-12 11:39:22]
[问:winricky] spartan-6最大容量是多少,需要风扇散热吗? 有在手持设备上应用的案列吗? 
[答:kathy] 最大容量是147,443LC。对于LX100和150,还有建议用散热片或者风扇  [2009-11-12 11:39:30]
[问:jida_song] 在V6和spartan6中,用BPI配置时,该两系列的FPGA是否规定了固定的IO口与Flash相连? 
[答:yijing] 有固定的IO口。  [2009-11-12 11:39:59]
[问:fenghuayi] 移动用的LP-DDR需要应用多少LUTS?和DDR2和DDR3相比来说,速度上要低很多,面积也肯定小了吧?? 
[答:kathy] 都是采用MCB硬核,不占用其他逻辑资源  [2009-11-12 11:41:02]
[问:jida_song] 设计现在使用的是Spartan-3E芯片,是否可以不作修改转移到Spartan-6平台。如果要修改的话,会有哪些方面。请您就硬件和编程两方面设计加以说明,谢谢。 
[答:yijing] 如何设计中使用到了IP core,请基于S6重新设计。  [2009-11-12 11:41:31]
[问:bowei181] 刚才讲到重新排序的问题,如果abcd有固定的序列,就不能重新排序啦。在Virtex-6中如何很好的对其进行处理? 
[答:john]   [2009-11-12 11:42:01]
[问:liyanhua] 比较关心Virtex6和Spartan6器件的加密性能,所以请问加密性能好么? 
[答:yijing] S6支持DNA和AES(大容量芯片),V6可以只是AES加密。目前最好的加密方式。  [2009-11-12 11:42:29]
[问:jeaper] S6和V6支持LVDS接口的存储器吗,那个速度是不是更高? 
[答:kathy] 支持LVDS接口,但MIG工具现在不支持对这种存储器的控制器  [2009-11-12 11:42:31]
[问:jida_song] 如果想购买Virtex-6 LXT/SXT  FPGAs的话,如何联系?山东有无代理商? 
[答:yijing] 请看我们网站上有关代理商的内容。  [2009-11-12 11:43:10]
[问:jackson2005] Spartan-6的MCB為硬Core若沒有使用到,是否就浪費空間及增加功耗? 
[答:mankit]   [2009-11-12 11:43:15]
[问:oscar0217] 使用FPGA的器件的保密性如何?可以使用FPGA设置硬件加密吗? 
[答:yijing] DNA或者AES加密。  [2009-11-12 11:43:47]
[问:guo69] 片上的MCB占片上的逻辑资源吗? 
[答:john] 不占用  [2009-11-12 11:43:53]
[问:oscar0217] 赛灵思的FPGA最大可以做成多大的DDR3?主频可以达到多大? 
[答:kathy] 在Virtex6最高速度等级的芯片可以跑到1066Mbps  [2009-11-12 11:43:56]
[问:jlc317] 在技术竞争激烈的当前,赛灵思Virtex-6和Spartan-6FPGA的存储器接口目前在业界是否具有独创优势? 
[答:mankit]   [2009-11-12 11:44:20]
[问:zyw] 重新排序是否就是通过硬件把把R&W指令进行分类后,放到不同的总线上执行吗? 
[答:yijing] 把R和W分类排序,然后在内存总线上执行。  [2009-11-12 11:44:56]
[问:fenghuayi] MIG和EDK两款开发软件有没有试用版?软件的升级如何进行? 
[答:yijing] 有试用版本。可以在线升级或者离线包升级。  [2009-11-12 11:45:43]
[问:zealmarch] 请问有赛灵思Spartan-6FPGA存储器接口的demo板吗? 
[答:mankit]   [2009-11-12 11:46:14]
[问:layow] 请问xilinx ise 11.1以后的版本哪一个比较稳定?并且依然兼容以前的芯片如virtexIIpro? 谢谢 
[答:kathy] 11.3,但不兼容Virtex2pro  [2009-11-12 11:46:51]
[问:suyizhi] 在降低功耗的方面,是否存在着极限功耗概念? 
[答:yijing] 功耗和温度电压工艺等相关。在现实使用中很难把实际功耗降到理论的最小功耗。  [2009-11-12 11:47:48]
[问:oscar0217] FPGA的存储器的抗静电性以及抗外界干扰的性能如何? 
[答:yijing] 请看ug116有关ESD级别的内容。  [2009-11-12 11:48:22]
[问:chen-z-f] S6,V6现在订货周期多长?最小包装多少? 
[答:kathy] 请联系Xilinx的代理商  [2009-11-12 11:49:01]
[问:panguo] 请问Virtex-6存储器控制器如何实现新的性能和效率水平 
[答:yijing] 效率和用户读写的方式有关。V6使用的重新排序来减少总线上的无用时间。  [2009-11-12 11:49:20]
[问:zyw] 针对时钟路径的抖动,有何解决方法? 
[答:kathy] 利用专用时钟树资源,也可以利用PLL去抖动后的时钟  [2009-11-12 11:50:00]
[问:cm3fans] 请问专家,开发板在哪购买? 
[答:kathy] 请联系我们的代理商购买  [2009-11-12 11:50:24]
[问:jida_song] spantan-6在安全、防破解方面有那些措施?有硬核支持吗? 
[答:yijing] DNA和AES加密。都是硬件算法。  [2009-11-12 11:50:56]
[问:liyanhua] Spartan6的工作电压等级是多少?抗干扰性能需采取哪些措施? 
[答:kathy] 工作电压是1.2V,对-L低功耗的芯片工作电压时1V  [2009-11-12 11:51:17]
[问:jida_song] 你好,我以前使用Spartan3ADSP1800芯片。在设计时遇到的问题就是FPGA芯片引脚问题,在Xilinx的Fpga中,好多引脚都定义为输入引脚,这给设计带来很多不便,我想问问,在Spartan6和V6中,很多引脚的定义是不是还是被定义为只能作为输入使用? 
[答:yijing] 都是用户双向IO。  [2009-11-12 11:51:52]
  关于赛灵思  

赛灵思(Xilinx, Inc.,NASDAQ:XLNX)是All Programmable FPGA、SoC、MPSoC、RFSoC和3D IC的全球领先供应商,独特地实现了既能软件定义又能硬件优化的各种应用,推动了云计算、5G无线、嵌入式视觉和工业物联网等行业的发展。如需了解更多信息,敬请访问赛灵思中文网站:http://china.xilinx.com/