| 主题：学习利用Stratix III FPGA可编程功耗技术和可选内核电压进行设计 |
| 在线问答： |
| [主持人：ChinaECNet] |
各位听众（网友），上午好！欢迎参加中电网在线座谈。今天，我们有幸邀请到Altera公司的专家就“学习利用Stratix III FPGA可编程功耗技术和可选内核电压进行设计”举行在线座谈。在座谈中，您可就您关心的问题与Altera公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力，不仅能够增进各位听众（网友）对“学习利用Stratix III FPGA可编程功耗技术和可选内核电压进行设计”的了解和掌握，而且能够为大家事业的发展带来裨益。 |
[2007-6-14 10:06:53] |
| [问：watertree] |
Stratix III fpga在结构上与以前的strtix有什么改进，增加了什么单元？ |
| [答：DylanWang] |
65nm 工艺 |
[2007-6-14 10:50:01] |
| [问：海芯] |
怎么样解决,FPGA运算中的精度和溢出问题? |
| [答：DylanWang] |
FPGA不是DSP 处理器.怎么处理精度和溢出,要看客户自己的逻辑怎么设计了. |
[2007-6-14 10:50:42] |
| [问：zkxuexi] |
如何根据系统即时功耗动态调节系统的内核电压? |
| [答：JeanSong] |
在Quartus II 软件中设置 |
[2007-6-14 10:51:43] |
| [问：jackytang] |
请问有几种可选的内核电压，每种分别是多少？ |
| [答：JonathanLi] |
有0.9V和1.1V两种内核电压可供选择 |
[2007-6-14 10:52:30] |
| [问：vivian1029cn] |
在用硬件描述语言编写FPGA芯片硬核时，用VHDL语言是否可以编写片内存储器（如片内flash、ram），请问在什么网站上可以借鉴相关编写方法和例子？
还有，如何根据fpag芯片的逻辑门数判断应该设计多大的片内存储器才合适？ |
| [答：DylanWang] |
FPGA内只有在片内存,没有flash.你可以使用megacore wizard自动生成memory block. 逻辑门和RAM量没有关系,内存使用量根据设计需要来定. |
[2007-6-14 10:53:27] |
| [问：seikmann] |
我用到了EPF6016(A)QC208-3和EP1K50TC144-3，请问如何转到sratixIII fpga上。谢谢！ |
| [答：LeonZeng] |
如果你是采用HDL语言实现设计，你可以直接重新针对新的器件编译HDL代码。 |
[2007-6-14 10:53:39] |
| [主持人：ChinaECNet] |
我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。 |
[2007-6-14 10:53:54] |
| [问：Yangwh] |
Quartus II PowerPlay功耗优化的流程如何?实测误差有多大? |
| [答：OwenTang] |
首先你可以在项目开始前用powerplay进行power的预估，留足余量后据此选择power芯片。在项目设计过程中你可以根据已有的code来评估现有逻辑需要的power。具体步骤请参考QuartusII手册中关于powerPlay的部分。当程序进行到快结束时，这是powerplay的精度可以达到很高，误差在10％以内。 |
[2007-6-14 10:54:09] |
| [主持人：ChinaECNet] |
在此回答问题的专家是Altera公司的：Jonathan Li、Leon Zeng、Dylan Wang、Sam Zhang、Owen Tang、Jean Song和Brand Qi。 |
[2007-6-14 10:54:11] |
| [问：liqiyong] |
stratix III比较stratix II在哪些地方作了改进 |
| [答：LeonZeng] |
之前已有相同的问题，请参见先前答案 |
[2007-6-14 10:55:31] |
| [问：fiytazhang] |
1、Altera的FPGA器件中那些部分对于功耗影响比较大？
2、在使用Altera的FPGA器件进行设计时，如果使用PCI core的话，在功耗发面需要优先考虑些什么？ |
| [答：SamZhang] |
1.这应该和不同的设计有关，比如设计中的Memory资源用的多，那么自然这个模块消耗的功耗比较多
2.功耗取决与各自的设计，对于PCI Core这样的设计没有特定标准 |
[2007-6-14 10:55:40] |
| [问：sd2620] |
请教专家：Altera的Nios处理器的工作频率有多少，视频编码具体速度每秒多少帧？ |
| [答：DylanWang] |
Nios处理器的工作频率根据配置不同而不同,基本上200MHz左右没问题.视频编码速度根据不同算法而不同. |
[2007-6-14 10:55:59] |
| [问：wwellday] |
演示中说, “Quartus II根据用户时序约束，将每一逻辑单元自动设置为高速或者低功耗模式。”请问如何理解?是否每个单元都可设置为高速模式? |
| [答：JeanSong] |
设计中有些低速模块，可以将这些模块设置为低功耗模式，降低功耗的同时还不影响逻辑设计。基本每个单元度可以设置。 |
[2007-6-14 10:56:22] |
| [问：zirconsdu] |
在ASIC设计中需要考虑不同时钟域带来的复位和信号的亚稳态问题，FPGA对全局时钟和复位等做了优化布置，在FPGA数字系统设计中，是否仍然需要考虑这种亚稳态问题？ |
| [答：DylanWang] |
不需要 |
[2007-6-14 10:56:31] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2007-6-14 10:56:34] |
| [问：qichuang] |
和Stratix II相比, 除了性能上的增加,Stratix III在设计环境上有什么改进? |
| [答：BrandQi] |
Stratix III除了支持更高的速率以外，更大的逻辑量，更高级的IO性能，还对于功耗敏感的用户提供了控制功耗的手段，比如面向功率优化的编译-可编程功耗技术，以及可选核电压，方便用户根据自身情况调节功耗设计 |
[2007-6-14 10:56:55] |
| [问：slx] |
设计人员如何具体选择内核电压呢？谢谢专家 |
| [答：OwenTang] |
根据自己的performance要求来决定内核电压。当你的设计对fmax要求不高的时候，低内核电压可以完全满足要求 |
[2007-6-14 10:57:05] |
| [问：kingsol555] |
请问您认为业界应如何权衡CPF和UPF来推进低功耗设计？IEEE会采取哪些行动呢 |
| [答：JeanSong] |
CPF和UPF各有各的特点，主要还是看应用和场合。IEEE应该会根据发展来决定下一步的行动。 |
[2007-6-14 10:57:56] |
| [问：linghz] |
Stratix III 可编程功耗技术如何设置？ |
| [答：LeonZeng] |
Quartus II软件会自动在非关键路径上采用低功耗模式 |
[2007-6-14 10:58:03] |
| [问：kangdengzhi] |
Stratix III FPGA的稳定性如何？ |
| [答：JeanSong] |
非常好，TSMC的工艺，而且经常很好的测试。 |
[2007-6-14 10:58:35] |
| [问：xiakexu] |
使用了功耗优化，会影响layout结果吗？那对于大的拥挤的设计，是否不宜采用功耗优化？ |
| [答：SamZhang] |
使用功耗优化后，QII软件会根据设计采用相应的策略去优化布局布线结果，所以不需要担心这方面的问题。
对于消耗资源很多并且拥挤的设计，不是不宜优化功耗，而是优化起来比较困难。 |
[2007-6-14 10:59:19] |
| [问：xiakexu] |
时钟关断需要设计支持吧？还是EDA自动做的？ |
| [答：DylanWang] |
这需要客户自己设计,eda无法知道设计什么时候需要关闭时钟. |
[2007-6-14 11:00:40] |
| [问：scale_xie] |
可选内核电压会不会影响Stratix III 架构的性能？如何解决这个问题？ |
| [答：DylanWang] |
不会影响 |
[2007-6-14 11:01:04] |
| [问：pengyoust] |
Stratix iii规模能达到多大？主要面向什么领域？ |
| [答：JeanSong] |
Stratix III 主要有三大系列，最大可以到34万LE单元，主要面向通讯等市场，你可以参考下面的网页：http://www.altera.com.cn/products/devices/stratix3/st3-index.jsp |
[2007-6-14 11:02:17] |
| [问：xiakexu] |
对于比较拥挤（90%）的设计，使用了功耗优化后，是否会占用更多的逻辑资源？ |
| [答：DylanWang] |
不会占用更多的资源 |
[2007-6-14 11:03:07] |
| [问：hibiscus] |
CPLD和FPGA在功耗设计方面各有什么优势？ |
| [答：LeonZeng] |
CPLD和FPGA提供的逻辑数量在不同数量级上。CPLD比FPGA的功耗会低很多。 |
[2007-6-14 11:03:36] |
| [问：sduboy] |
利用Altera技术降低的功耗幅度大约为多少？如何提高性能和逻辑容量？ |
| [答：JonathanLi] |
QUARTUSII6.1环境中，与StratixII器件比较，StratixIII器件当选择内核电压为1.1V时，动态功耗降幅可达30%左右，静态功耗降幅可达50%左右。当选择内核电压为0.9V时，动态功耗降幅可达50%左右，静态功耗降幅可达60%左右。
利用StratixIII可编程功耗技术，可以在系统设计性能与资源使用上达到一个很好的平衡。 |
[2007-6-14 11:03:51] |
| [问：lulu2890] |
请问：Stratix III FPGA是否有并行处理能力？ |
| [答：BrandQi] |
FPGA与通用的MCU的最大区别就是支持并行数据处理，Stratix III由于采用了最新的65ns工艺，单个逻辑单元有着更好的性能表现，并且由于内置了大量的DSP单元，是并行数据处理的理想选择 |
[2007-6-14 11:03:56] |
| [问：xcsunsz] |
请问：贵公司的FPGA 设备具有抗干扰能力吗？若用于一般的场合，是否还需要采取额外的抗干扰措施？ |
| [答：JeanSong] |
我们公司的FPGA当然具有一定的抗干扰能力，完全通过国际标准测试。如果你的系统要求较高，而环境比较恶劣，请采取额外的抗干扰措施。 |
[2007-6-14 11:04:05] |
| [问：slx] |
Stratix III FPGA系列与前一代Stratix II相比较有哪些具体的突破性创新呢？ |
| [答：SamZhang] |
功耗可编程的逻辑单元
可选择的内核电压，可支持最低0.9V电压
65nm技术 |
[2007-6-14 11:05:11] |
| [问：zkxuexi] |
怎么动态改变内核电压？ |
| [答：JeanSong] |
在Quaruts II 软件Settings选项下面的operating setting and conditions下面的voltage中设置。 |
[2007-6-14 11:06:37] |
| [问：gumulaoyi] |
Stratix III和 Cyclone III有什么区别？ |
| [答：DylanWang] |
Stratix是面向高容量的设计,cyclone是面向低价市场 |
[2007-6-14 11:07:00] |
| [问：zorro2774] |
你好
我想问一下这种低功耗设计会对Stratix III的反应速度造成影响吗?
谢谢 |
| [答：DylanWang] |
不会 |
[2007-6-14 11:07:14] |
| [问：sd2620] |
哪里有设计余量直方图的详细信息？ |
| [答：JeanSong] |
应该这些信息跟应用直接相关，请联系我们当地的代理商 |
[2007-6-14 11:07:38] |
| [问：liuxiaoli] |
Stratix III 设计安全性如何？ |
| [答：SamZhang] |
对于Statix III系列器件，可以专门对其进行设计加密，防止在破译下载文件，所以安全性非常好。 |
[2007-6-14 11:07:51] |
| [问：liuxiaoli] |
Stratix III每个器件有多少个独立 I/O块？ |
| [答：OwenTang] |
Stratix III devices contain up to 24 modular I/O banks, each of which
contains 24, 32, 36, 40 or 48 I/Os. |
[2007-6-14 11:08:09] |
| [问：gumulaoyi] |
Quartus? II 软件PowerPlay 支持哪些操作性系统？ |
| [答：DylanWang] |
Powerplay是内置在QuartusII里面的,QuartusII支持,就可以用 |
[2007-6-14 11:08:56] |
| [问：kittin] |
一般来说,使用可编程功耗技术降低功耗后,是否还需要加散热器?在什么情况下需要加散热器? |
| [答：SamZhang] |
散热器一般是基于工作温度考虑，我们一般建议系统中应该加上散热装置。 |
[2007-6-14 11:09:27] |
| [问：zirconsdu] |
一些经典的Verilog书籍上都有这样的例子：组合逻辑电路设计中，不完全敏感电平列表会导致透明锁存器(inferring latch)，但是用QuartusII和ISE和synoplify综合这种代码，在结果中并未发现透明锁存器（不包括不完整IF-ELSE和CASE引发的透明锁存器），出现这种现象的原因是什么？谢谢 |
| [答：JeanSong] |
主要跟综合器的算法有关，很多综合器一般只会根据敏感电平来实现锁存器。 |
[2007-6-14 11:09:35] |
| [问：lfeng105] |
可选内核电压是动态选择还是一经选定就不能变了? |
| [答：LeonZeng] |
可选择电压不可以动态切换 |
[2007-6-14 11:10:17] |
| [问：watertree] |
非关键路径和关键路径的时钟是一样的话，怎样实现的非关键路径的低功耗？ |
| [答：OwenTang] |
非关键路径的frequency和关键路径可以一致，主要时setup和hold time最严格的一些路径才是关键路径。对于非关键路径可以通过低内核电压技术降低功耗 |
[2007-6-14 11:10:43] |
| [问：casper521] |
动态改变内核电压方便吗？ |
| [答：DylanWang] |
内核电压是不能动态切换的. |
[2007-6-14 11:10:47] |
| [问：zirconsdu] |
可以简单说明一下FPGA没有不同时钟域带来的信号亚稳态问题的原因吗？谢谢 |
| [答：BrandQi] |
FPGA内部存在大量的针对同步设计使用的资源，寄存器以及Blockram都可以对异步信号的同步起到非常好的效果，比如使用寄存器进行多级采样和使用异步FIFO进行数据同步都可以有效的避免不同时钟域信号采样的亚稳态问题 |
[2007-6-14 11:11:26] |
| [问：hawke] |
Stratix III FPGA体系结构有什么特别之处?它的性能提高是否主要归功于工艺技术的改进? |
| [答：JeanSong] |
Stratix III FPGA最大的特点就是低功耗工艺和高性能，我们花了大量的投入在研发上，性能的提高一部分是要归功于工业技术的改进。 |
[2007-6-14 11:11:27] |
| [问：liguang169] |
支持哪些外部逻辑分析仪？ |
| [答：DylanWang] |
所有的外部逻辑分析仪都可以 |
[2007-6-14 11:11:32] |
| [问：xcsunsz] |
Stratix III FPGA是否有冗余设计？ |
| [答：DylanWang] |
那要看设计本身了,和器件没有关系 |
[2007-6-14 11:11:55] |
| [问：huibaggio] |
Stratix III FPGA和Stratix II在性能和设计软件上有何差异? |
| [答：SamZhang] |
请使用QII V7.1进行Stratix III的设计
Stratix III是Altera最新的器件，特别是针对低功耗做了很大的创新，所以性能一定会改进。 |
[2007-6-14 11:12:05] |
| [问：yao.fan@zte.com.cn] |
Stratix III的dsp功能比Stratix2的主要强在哪儿？ |
| [答：OwenTang] |
由于采用了65ns的工艺，stratixII的DSP在performance上比stratixII提高。架构方面变化不是很大，减小了一些冗余部分 |
[2007-6-14 11:12:18] |
| [问：huibaggio] |
可编程功耗技术在设计时是如何实现的?效果如何? |
| [答：JeanSong] |
主要是由用户设置,然后Quartus II 软件自动来实现。效果非常好，我在演讲中也已经提到了一些数据。 |
[2007-6-14 11:12:34] |
| [问：liuxiaoli] |
Stratix III片内是如何匹配的？ |
| [答：BrandQi] |
Stratix III片内OCT（On Chip Terminal）可以通过在quartus II中设置 |
[2007-6-14 11:12:40] |
| [问：Shidu] |
lvds规定为2.5V电压。我能否在Quatus中设置为2.5V，实际工作电压在3.3V或1.8V。目的是为了减少工作电压的种类。 |
| [答：JonathanLi] |
不可以。LVDS所在的BANK的VCCIO电压应接2.5V。 |
[2007-6-14 11:13:01] |
| [问：scale_xie] |
如何解决时序收敛问题？ |
| [答：DylanWang] |
增加Timing 约束 |
[2007-6-14 11:13:14] |
| [问：kittin] |
0.9 V内核实现最低功耗的同时是否会对性能如速率和噪声容限有影响? |
| [答：LeonZeng] |
0.9V的内核电压实现低功耗，同时会降低一定的性能。你需要在QuartusII软件中选择正确的内核电压，软件会依照选择的核电压，选择对应的模型分析时序和功耗。 |
[2007-6-14 11:13:32] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2007-6-14 11:13:55] |
| [问：gumulaoyi] |
Stratix III FPGA通过了哪些国际行业标准？ |
| [答：JeanSong] |
Stratix III FPGA 通过了所有的相关国际标准，例如无铅和EMI等标准。 |
[2007-6-14 11:14:01] |
| [问：hawke] |
0.9V内核电压和1.1V内核电压,它们的I/O输出电压有差别吗?是多少电平? |
| [答：LeonZeng] |
I/O的输出电压由VCCIO控制，和核电压无关 |
[2007-6-14 11:14:43] |
| [问：sduboy] |
针对功耗进行优化的存储器接口有哪几种类型？ |
| [答：DylanWang] |
这和功耗优化没有关系 |
[2007-6-14 11:14:49] |
| [问：liguang169] |
支持哪些外部存储器？存储器在设计中是否有要求？ |
| [答：DylanWang] |
外部器的使用关键看控制器的设计,只要有相关的控制器,什么存储器都可以用 |
[2007-6-14 11:15:44] |
| [问：bluesoul] |
如何在设计的时候优化电路实现功耗降低？ |
| [答：SamZhang] |
对于不同的模块有不同的优化策略，比如如果某些时钟域不用的时候可以关断他来降低功耗。
我们还提供很多技术供参考，请详细阅读QII的使用手册。 |
[2007-6-14 11:15:52] |
| [问：duanbin] |
FPGA的发展趋势是什么？将来是否有可能取代DSP，或者单片机？ |
| [答：OwenTang] |
FPGA在DSP和处理器方面的效率随着新技术的不断应用得到了很大的提高。现在相同乘法器的DSP芯片和FPGA价格上来讲，FPGA更具有优势。FPGA更加适合未来system on chip的概念。单片机和DSP却不能。 |
[2007-6-14 11:15:58] |
| [问：laoyi] |
Stratix III FPGA 国内供货周期有多久？ |
| [答：JeanSong] |
Stratix III FPGA的供货周期跟我们以往的器件一样，具体的时间请联系我们的当地代理商http://www.altera.com.cn/corporate/contact/con-index.html |
[2007-6-14 11:16:24] |
| [问：sfslx] |
在使用NIOS片上系统时，cycloneii的最高工作速度不及CYCLONE,请问CYCLONEIII在此方面有提高吗 |
| [答：BrandQi] |
Cyclone III是最新的65ns工艺的低成本FPGA，在IO性能，LE性能方面都有大幅度的提供，在最新版本的Quartus II 7.1的软件中SOPC软件也有升级，相信Cyclone III的表现会更好 |
[2007-6-14 11:16:27] |
| [问：leonqin] |
有加密配置功能吗 |
| [答：LeonZeng] |
SIII支持加密配置功能 |
[2007-6-14 11:16:40] |
| [问：zorro2774] |
你好
我想问一下这种低功耗设计会对其他性能造成影响吗?例如,设备的反应时间?
谢谢 |
| [答：OwenTang] |
低功耗是在满足performance的情况下使用的，所以它不会对设备的效率又任何影响。 |
[2007-6-14 11:17:03] |
| [问：wwellday] |
高速逻辑和低功耗逻辑在FPGA内部是如何分布的? 高速逻辑所占的比例有多大? |
| [答：DylanWang] |
没有专用的高速逻辑和低功耗逻辑,只是设置不用而已. |
[2007-6-14 11:18:02] |
| [问：hawke] |
Cyclone II是低功耗器件,请问专家和Cyclone II相比, Stratix III的功耗性能有什么特色? |
| [答：JonathanLi] |
CycloneII与StratixIII的逻辑资源与功能模块有比较大的区别，选择应用的设计场合不同。StratixIII的可编程功耗是它的一大特色。 |
[2007-6-14 11:18:03] |
| [问：huangyou] |
Stratix III FPGA有Nios II嵌入处理器? 有哪些开发工具和RTOS的支持? |
| [答：LeonZeng] |
NIOS II是Altera提供的软核处理器，可以在StratixIII上面实现。开发工具和支持的RTOS和以前一样 |
[2007-6-14 11:18:18] |
| [问：npu_xubin] |
是否只有-4L速度等级的芯片才支持0.9V的核电压？ |
| [答：DylanWang] |
都支持 |
[2007-6-14 11:18:49] |
| [问：huangyou] |
请详细介绍一下Quartus II PowerPlay功率分析和优化技术的过程以及需要注意的问题. |
| [答：SamZhang] |
为了让PowerPlay功耗估算更准确，请使用门级仿真结果作为输入，这样软件才能更好地根据实际Toggle Rate进行估计。 |
[2007-6-14 11:18:53] |
| [问：leonqin] |
加密配置功能需要而外license支持吗 |
| [答：OwenTang] |
不需要 |
[2007-6-14 11:19:17] |
| [问：zorro2774] |
你好:
你刚才的回答说CPLD的功耗更小,那贵公司的用的是FPGA,还是二者皆有呢?
谢谢 |
| [答：DylanWang] |
都有 |
[2007-6-14 11:20:13] |
| [问：xcsunsz] |
请教专家：采用冗余技术，有什么好处？ |
| [答：LeonZeng] |
提高了FPGA的良品率，可靠的供货保证 |
[2007-6-14 11:20:57] |
| [问：huangyou] |
Stratix III FPGA的DDR3接口,速率可达到多高? |
| [答：SamZhang] |
400MHz |
[2007-6-14 11:21:22] |
| [问：casper521] |
Stratix III 架构的性能有些什么？ |
| [答：DylanWang] |
请参考handbook |
[2007-6-14 11:21:44] |
| [问：lxl666] |
请问专家：Stratix? III FPGA 系列包括哪几种型号？ |
| [答：JonathanLi] |
StratixIII FPGA主要有StratixIII L、StratixIII E、StratixIII GX 三个系列，具体型号种类较多，可参考ALTERA网站的相关器件介绍查询。 |
[2007-6-14 11:21:48] |
| [问：laoyi] |
Stratix III FPGA如何解决静态功耗的问题？ |
| [答：JeanSong] |
我们采用了很多方法，例如工艺优化，可编程功耗，可选内核电压和功耗优化等。可以参考演讲，演讲的内容更详细一点。 |
[2007-6-14 11:22:32] |
| [问：xjiec] |
FPGA采用了哪种逻辑单元阵列？ |
| [答：OwenTang] |
Stratix 系列的基本单位是LE逻辑单元，它的主要组成部分是一个6lookup table和两个寄存器。请参考StratixIII的handbook架构章节。 |
[2007-6-14 11:22:33] |
| [问：woshijinmi] |
Stratix III FPGA乘法器/累加器与DSP，有什么不同？ |
| [答：BrandQi] |
Stratix III中的乘法器和累加器可以实现通常我们用户在DSP中实现的FIR滤波器，FFT算法等一系列数字信号处理功能，但是FPGA中是DSP Slice阵列，支持海量数据的并行处理，这是DSP所不及的 |
[2007-6-14 11:23:36] |
| [问：JonathanLi] |
能否将没有使用的逻辑以及数字信号处理(DSP)模块和TriMatrix存储器设置为低功耗模式？ |
| [答：DylanWang] |
没有使用的逻辑将用power down模式 |
[2007-6-14 11:23:55] |
| [问：laoyi] |
全铜布线较之全铝布线，有什么好处？是否会大幅增加成本？ |
| [答：JeanSong] |
铜工艺和铝工艺不一样，铜工艺的性能更好，由于工艺的发展，不会增加成本的。 |
[2007-6-14 11:24:24] |
| [问：laoyi] |
为何采用DDR3而不是DDR2？ |
| [答：LeonZeng] |
也支持DDR2存储器接口 |
[2007-6-14 11:24:37] |
| [问：lulu2890] |
Quartus II软件是否支持linux? |
| [答：DylanWang] |
支持 |
[2007-6-14 11:24:38] |
| [问：JonathanLi] |
在进行功耗高低的设计时，如果只激将少量的关键时序电路采用高速设置，那么低功耗逻辑的泄漏功率能下降多少？ |
| [答：LeonZeng] |
你可以通过power player来评估 |
[2007-6-14 11:25:14] |
| [问：kingsol555] |
Stratix III FPGA与同等性能DSP相比，占用电路板面积大还是小？ |
| [答：DylanWang] |
FPGA 与DSP不具有可比性.一颗FPGA可以替代多颗DSP |
[2007-6-14 11:25:37] |
| [问：pengyoust] |
stratix iii FPGA IO口电平与其他电平标准兼容性如何？ |
| [答：OwenTang] |
stratixIII支持以下电平标准，它们各自的应用领域也一并付上。
3.0-V LVTTL General purpose
3.0-V LVCMOS General purpose
2.5-V LVTTL/LVCMOS General purpose
1.8-V LVTTL/LVCMOS General purpose
1.5-V LVTTL/LVCMOS General purpose
1.2-V LVTTL/LVCMOS General purpose
3.0-V PCI PC and embedded system
3.0-V PCI-X PC and embedded system
SSTL-2 Class I DDR SDRAM
SSTL-2 Class II DDR SDRAM
SSTL-18 Class I DDR2 SDRAM
SSTL-18 Class II DDR2 SDRAM
SSTL-15 Class I DDR3 SDRAM
SSTL-15 Class II DDR3 SDRAM
HSTL-18 Class I QDRII/RLDRAM II
HSTL-18 CLass II QDRII/RLDRAM II
HSTL-15 Class I QDRII/QDRII+/RLDRAM II
HSTL-15 Class II QDRII/QDRII+/RLDRAM II
HSTL-12 Class I Memory interface
HSTL-12 Class II Memory interface
Differential SSTL-2 Class I DDR SDRAM
Differential SSTL-2 Class II DDR SDRAM
Differential SSTL-18 Class I DDR2 SDRAM
Differential SSTL-18 Class II DDR2 SDRAM
Differential SSTL-15 Class I DDR3 SDRAM
Differential SSTL-15 Class II DDR3 SDRAM
Differential HSTL-18 Class I Clock interfaces
Differential HSTL-18 Class II Clock interfaces
Differential HSTL-15 Class I Clock interfaces
Differential HSTL-15 Class II Clock interfaces
Differential HSTL-12 Class I Clock interfaces
Differential HSTL-12 Class II Clock interfaces
LVDS High-speed communications
RSDS Flat panel display
mini-LVDS Flat panel display
LVPECL Video graphics and clock distribution |
[2007-6-14 11:25:51] |
| [问：scale_xie] |
行业普遍面临的挑战是小工艺尺寸上越来越大的泄露功率问题，请问，你们是如何解决这个问题呢？谢谢！ |
| [答：SamZhang] |
Altera在制程工艺上做了很大的改进，但是具体的技术由于牵涉到支持产权等问题，没有相应的说明。 |
[2007-6-14 11:26:16] |
| [问：dhg0086] |
除了可编程低功耗, Stratix III FPGA的其它性能如DSP模块等有什么特色? |
| [答：DylanWang] |
并行处理能力 |
[2007-6-14 11:26:27] |
| [问：dhg0086] |
Stratix III器件是否具有PLL?提供什么样的系统时钟管理解决方案？控制的时钟精度和稳定度有多高？ |
| [答：JeanSong] |
Stratix III具有PLL,最多的有12个PLL.基本可以提供各种各样的完整的时钟管理方案。时钟的精度可以达到几百ps,稳定度甚至可以达到几十ps. |
[2007-6-14 11:26:55] |
| [问：qichuang] |
FPGA芯片的最大功耗应该如何设定?它和那些因素有关? |
| [答：LeonZeng] |
你可以通过Power Player来评估功耗。 |
[2007-6-14 11:26:58] |
| [问：lulu2890] |
Quartus II 最新版本号是多少？ |
| [答：LeonZeng] |
目前的版本7.1 |
[2007-6-14 11:27:27] |
| [问：JonathanLi] |
Stratix III逻辑架构在使用可编程功耗技术时，是在哪个层面上进行编程的？ |
| [答：JeanSong] |
主要是在底层的晶体管上来进行的，您可以参考演讲的内容。 |
[2007-6-14 11:28:11] |
| [问：Guanjunren] |
请问可以采用DSP逻辑块和ARM逻辑快吗? |
| [答：DylanWang] |
不能 |
[2007-6-14 11:28:24] |
| [问：woshijinmi] |
Quartus II软件对电脑有什么要求，需要很大内存吗？ |
| [答：SamZhang] |
是的，我们建议使用1.5-2G的内存 |
[2007-6-14 11:28:54] |
| [问：yangjin] |
目前的FPGA中，那款的DSP功能比较强大？ |
| [答：JonathanLi] |
运算量需求少，器件资源使用较少的情况下，可以考虑选择CycloneII、CycloneIII系列器件。
运算量需求大，器件资源使用较多的情况下，可以考虑选择Stratix、StratixII、StratixIII系列器件。
Stratix系列提供更多的嵌入式DSP运算模块，可以达到更高带宽的运算性能。StratixIII的DSP模块在原有的基础上进一步得到优化，可以达到更高的运算性能。 |
[2007-6-14 11:30:06] |
| [问：liliangkind] |
FPGA使用低电压工作时和外围器件接口采取中间转换环节是否对FPGA本身性能造成影响,有没有最佳的处理方法? |
| [答：DylanWang] |
不会影响性能 |
[2007-6-14 11:33:24] |
| [问：npu_xubin] |
StratixIII fpga的价格如何，有否优势。 |
| [答：LeonZeng] |
Stratix III在同类产品中，有很高的性价比。同Altera提供更低成本的Cyclone III器件 |
[2007-6-14 11:35:35] |
| [问：zjb3617] |
Quartus II软件如何对时序不重要的数据信号进行布线的？ |
| [答：SamZhang] |
软件的算法是不对外公开的，但是可以保证一定用最优化的方式完成布线。 |
[2007-6-14 11:35:56] |
| [问：chenjiyan] |
Stratix系列FPGA可支持多少个独立时钟？ |
| [答：DylanWang] |
根据款式不同有不同的全局时钟上限.但对非全局时钟,没有限制 |
[2007-6-14 11:36:17] |
| [问：xjiec] |
与DSP处理器相比，Stratix III FPGA有哪些更优异的特性？ |
| [答：LeonZeng] |
DSP是专用ASIC，FPGA提供了灵活的设计方法 |
[2007-6-14 11:37:08] |
| [问：swark] |
请问选择不同的内核电压对性能影响具体会有多大？谢谢！ |
| [答：DylanWang] |
不会有影响 |
[2007-6-14 11:37:10] |
| [问：zzyjg] |
请教：针对高中低端FPGA市场，贵公司分别对应的产品是？ |
| [答：JeanSong] |
非常感谢您对我们产品有兴趣。针对高中端市场，我们有Stratix, Stratix GX, Stratix II, Stratix II GX 和Stratix III产品；针对中低端市场，我们有Cylone, Cylone II 和MAX II等产品。请联系我们当地的代理商（http://www.altera.com.cn/corporate/contact/con-index.html），他们将会给你更详细的介绍和更好的服务。 |
[2007-6-14 11:37:11] |
| [问：zorro2774] |
你好,请问Altera开发的高端FPGA,除了65nm型号外,还有其他的型号吗?如果有的话,相比65nm型,它们又有什么不同呢?
谢谢 |
| [答：SamZhang] |
90nm
Stratix III是Altera最新的器件，它对于低功耗做了很大的优化，目前性能是最佳的。 |
[2007-6-14 11:37:28] |
| [问：zirconsdu] |
Stratix III是否可以实现电流全静态模式和动态唤醒功能？谢谢 |
| [答：OwenTang] |
StratixIII支持不实用逻辑power down的feature，但不支持配置后的sleep功能。客户需要自己设计clock enable信号使得部分逻辑可以停止工作以达到低功耗目的。 |
[2007-6-14 11:37:38] |
| [问：zzyjg] |
速度等级是怎么划分的？ |
| [答：JeanSong] |
速度等级的划分主要是根据器件的性能有关的，你可以参考手册上的性能来决定你选择的速度等级。 |
[2007-6-14 11:38:20] |
| [问：xin111777] |
PowerPlay功耗分析器的准确度是多少？ |
| [答：DylanWang] |
depends on the coverage of the simulation. |
[2007-6-14 11:38:27] |
| [问：chenjiyan] |
Stratix III FPGA采用了首创的ALM逻辑体系结构和MultiTrack互联架构，在性能上相比于同类产品，有什么过人之处？ |
| [答：SamZhang] |
更加灵活 |
[2007-6-14 11:38:48] |
| [问：npu_xubin] |
Quaturs II的安装目录支持空格吗？ |
| [答：DylanWang] |
NO. Please don"t use space or non-english words. |
[2007-6-14 11:38:52] |
| [问：npu_xubin] |
演讲中讲的功耗经过优化的RAM映射方式中，由于增加了编码器，所以如果所有的ram都用这种方式，会增加资源吗？ |
| [答：JeanSong] |
基本不增加资源。 |
[2007-6-14 11:39:03] |
| [问：kingsol555] |
PowerPlay软件是与Quartus II软件捆绑安装吗，还是需要另购。 |
| [答：SamZhang] |
不需要，完全捆绑，并且免费。 |
[2007-6-14 11:39:07] |
| [问：xiaoyeah] |
1.1或0.9伏内核电压能为内核结构中所有的LAB、存储器和DSP功能进行供电吗？ |
| [答：OwenTang] |
可以的 |
[2007-6-14 11:39:09] |
| [问：lovelyfish] |
PPT中有个图，将关键通路上的逻辑块设置为高速模式，所有其它逻辑块设置为低功耗模式，这只是针对Stratix III的吗？ |
| [答：JeanSong] |
是的，目前主要只是针对Stratix III器件 |
[2007-6-14 11:39:36] |
| [问：laoyi] |
请问：Quartus II有64位版本吗？ |
| [答：BrandQi] |
Quartus II同时拥有32bit版本和64bit版本，当前最新的是7.1版本，也是同时支持32bit和64bit的版本 |
[2007-6-14 11:40:02] |
| [问：kingsol555] |
能否对先对功耗做一个简要的介绍？Stratix III FPGA使用了什么独特的创新方法做到了功耗降低 |
| [答：LeonZeng] |
你可以参考应用手册：
http://www.altera.com/literature/an/an448.pdf
|
[2007-6-14 11:40:37] |
| [问：zh00008] |
请问有没有适用于低成本应用的型号？ |
| [答：DylanWang] |
Cyclon Familier |
[2007-6-14 11:41:10] |
| [问：francois_wei] |
可选内核电压的设计是否会对系统的稳定性产生影响？ |
| [答：SamZhang] |
请放心，不会。 |
[2007-6-14 11:41:27] |
| [问：xym2002] |
在Stratix III FPGA中，最多可对多少逻辑块进行控制？ |
| [答：DylanWang] |
3S340, which is 340,000 |
[2007-6-14 11:41:54] |
| [问：Shidu] |
如果核电压在1.0V，结果会怎样？ |
| [答：LeonZeng] |
StratixIII不支持1.0核电压。请参照器件DC特性设计 |
[2007-6-14 11:42:21] |
| [问：xcsunsz] |
Quartus? II 软件PowerPlay 有中文版吗？ |
| [答：LeonZeng] |
Quartus II目前没有中文版本 |
[2007-6-14 11:42:40] |
| [问：xym2002] |
当逻辑架构需要非常高的性能时，高速逻辑大概占多大比例？如果设计中采用更多的高速逻辑,性能会有进一步的提高吗？ |
| [答：OwenTang] |
高速逻辑占芯片比例没有固定的比例，但客户的设计总逻辑应该保持在芯片容量的90％以内。高速逻辑可以提高设计性能。 |
[2007-6-14 11:42:52] |
| [问：Shidu] |
我的信号源时钟抖动较大。能否通过FPGA的PLL把抖动降下来？ |
| [答：DylanWang] |
If the Jitter is too large, PLL might not be able to lock the source. |
[2007-6-14 11:43:39] |
| [问：yangjin] |
请问目前的FPGA中，那款芯片内部的DSP功能比较完善？ |
| [答：JeanSong] |
在我们所有FPGA中，DSP功能都比较完善，尤其是高端FPGA中，DSP功能更强大，例如Stratix, Stratix II 和Stratix III. |
[2007-6-14 11:43:41] |
| [问：xjiec] |
Altera有没有长期的生产合作伙伴？ |
| [答：DylanWang] |
Yes |
[2007-6-14 11:43:55] |
| [问：lxl666] |
Stratix III器件系列的兼容性如何？ |
| [答：OwenTang] |
stratixIII支持众多业界广泛应用standard IO和很多高速IO标准，它可以很好的和其他设备或芯片进行互联。 |
[2007-6-14 11:44:40] |
| [问：Guanjunren] |
请问,片内匹配动态OCT 技术除降低功耗外,还有什么其它优势? 谢谢 |
| [答：JeanSong] |
OCT有很多好处，不仅减少了外部的电阻，而且匹配的效果更好，信号的质量更高。 |
[2007-6-14 11:44:47] |
| [问：sduboy] |
Altera技术与其它技术相比具有哪些独特之处？ |
| [答：LeonZeng] |
Altera拥有先进的FPGA架构和在StratixIII上实现的可编程功耗技术，等等。 |
[2007-6-14 11:45:00] |
| [问：laoyi] |
Stratix III 产品的具体产地是哪里？ |
| [答：SamZhang] |
全球有很多Altera的工厂，比如美国 |
[2007-6-14 11:45:00] |
| [问：zzyjg] |
多核处理器有何优势？如要专门的软件才能发挥出其优势吗？ |
| [答：DylanWang] |
多核处理器可以处理并行事件.不需要专门的软件 |
[2007-6-14 11:46:13] |
| [问：lxl666] |
Stratix III TriMatrix存储器模块的容量多大？ |
| [答：SamZhang] |
最大的为17,868Kbits |
[2007-6-14 11:46:21] |
| [问：npu_xubin] |
支持Stratix III FPGA 的功耗分析和优化需要Quartus II的最低版本是什么 |
| [答：DylanWang] |
6.0 |
[2007-6-14 11:47:18] |
| [问：liguang169] |
是采用什么软件来编程？ |
| [答：SamZhang] |
QII软件 |
[2007-6-14 11:47:33] |
| [问：npu_xubin] |
StratixIII fpga什么时候量产？ |
| [答：DylanWang] |
2008 |
[2007-6-14 11:47:47] |
| [问：hsuancm] |
请问专家:Altera MegaCore 6.0 的使用是否一定要用DSP builder 6.0. |
| [答：DylanWang] |
You can use 6.0 and later version such as 7.1 |
[2007-6-14 11:48:43] |
| [问：Guanjunren] |
Stratix III FPGA 并联匹配支持动态 OCT 吗?是否适用于双向接口? |
| [答：LeonZeng] |
支持动态parallel OCT。适用于双向接口 |
[2007-6-14 11:49:00] |
| [问：sika] |
请问stratixIII现在的供货情况如何？价格多少？ |
| [答：SamZhang] |
目前还没有供货，价格请在2008年和我们的sales联系 |
[2007-6-14 11:49:45] |
| [问：liuxiaoli] |
Stratix III 器件工作速率最高可到多少？ |
| [答：JeanSong] |
器件工作速率可以达到几百兆赫兹，跟具体的设计有关，您可以参考我们的器件手册：http://www.altera.com.cn/literature/hb/stx3/stx3_siii52001.pdf |
[2007-6-14 11:49:48] |
| [问：xueyz44] |
Stratix III FPGA可编程功耗技术的主要功能有哪几方面? |
| [答：OwenTang] |
可以根据performance选择不同的内核电压。可以让没有使用的模块进入power down模式。对非关键路径使用低电压模式。所有的这些使得在系统级上实现可编程功耗。 |
[2007-6-14 11:50:01] |
| [问：linghz] |
Quartus II 软件如何避免编译时的“内存溢出”错误？ |
| [答：SamZhang] |
这和所使用的机器有关
我们建议使用2G左右内存来运行QII软件 |
[2007-6-14 11:50:24] |
| [问：woshijinmi] |
请专家简单介绍一下时序分析器？ |
| [答：JeanSong] |
我们现在主要使用的时序分析器是TimeQuest，这是一个集成在Quartus II软件中的很好的时序分析器。 |
[2007-6-14 11:50:38] |
| [问：xiakexu] |
时钟关断需要设计支持吧？比如clock enable的逻辑 |
| [答：OwenTang] |
Altera的FPGA是支持clock enable的
|
[2007-6-14 11:50:41] |
| [问：linghz] |
Quartus II 64 位应用软件对操作系统有何要求？ |
| [答：DylanWang] |
Winxp 64 bits. |
[2007-6-14 11:50:42] |
| [问：hexcdan] |
请问专家：Stratix III FPGA如何散热，需要加装专门的风扇吗？ |
| [答：SamZhang] |
需要 |
[2007-6-14 11:50:43] |
| [问：linghz] |
Stratix III 的DSP 吞吐量如何？ |
| [答：BrandQi] |
Stratix III 具有非常高的 DSP 吞吐量——接近每秒 500 吉乘累加运算 (GMACS) ，比目前市场上所有单片 DSP 处理器高几个数量级，您可以参考如下说明页面：http://www.altera.com.cn/products/devices/stratix3/overview/architecture/st3-dsp.html |
[2007-6-14 11:50:47] |
| [问：hexcdan] |
请教 最大的FPGA应用终端市场是哪个领域？ |
| [答：LeonZeng] |
通常情况下适用于对价格不敏感，需要高性能逻辑器件和较短研发周期的产品 |
[2007-6-14 11:51:02] |
| [问：hexcdan] |
能否提供贵公司的国外技术支持电话？ |
| [答：DylanWang] |
(800) SOS-EPLD (408) 544-7000 |
[2007-6-14 11:52:01] |
| [问：scale_xie] |
Stratix III 对工作环境有什么特殊要求吗？ |
| [答：LeonZeng] |
StratixIII提供商业和工业等级的器件。对应的工作温度可参见技术手册 |
[2007-6-14 11:52:15] |
| [问：hexcdan] |
Stratix III FPGA 适用于电力通信领域吗？ |
| [答：DylanWang] |
Of course. |
[2007-6-14 11:52:44] |
| [问：hexcdan] |
Stratix III FPGA 需要稳压电源吗？ |
| [答：JeanSong] |
Stratix III FPGA中有多种电压，需要较好的电源供给，请参好我们的手册获得详细的数据：http://www.altera.com.cn/literature/hb/stx3/stx3_siii52001.pdf |
[2007-6-14 11:52:59] |
| [问：slx] |
普通FPGA开发板能够完成基于SOPC的设计吗？ |
| [答：DylanWang] |
Sure. |
[2007-6-14 11:53:09] |
| [问：scale_xie] |
Stratix III 可以支持那些高速串行口？ |
| [答：SamZhang] |
支持 |
[2007-6-14 11:53:22] |
| [问：lulu2890] |
请问：贵公司的FPGA产品是否有并行处理能力？ |
| [答：DylanWang] |
Yes. we have muliple DSP blocks. |
[2007-6-14 11:53:55] |
| [问：watertree] |
举例说明一下在不同频率和使用多少资源下，动态功耗的值。 |
| [答：OwenTang] |
我们推荐使用PowerPlay来进行估算。因为不同的设计和应用会带来不同的动态功耗，所以我们不提供一个绝对值。 |
[2007-6-14 11:54:33] |
| [问：scale_xie] |
Stratix III 最多能支持多少个DSP内核和PowerPC内核？做1024复点FFT需要多少时间？ |
| [答：LeonZeng] |
Stratix III 不支持DSP和PowerPC硬内核。 |
[2007-6-14 11:54:49] |
| [问：zorro2774] |
请问你们提供相关的技术支持吗,如果提供的话是免费的还是收费的呢?
谢谢 |
| [答：DylanWang] |
We provide the support on web.
mysupport.altera.com
it"s free |
[2007-6-14 11:55:00] |
| [问：zirconsdu] |
Quartus II的7.1版本比6.0 性能主要有哪些方面的提升？ |
| [答：DylanWang] |
More powerful function. |
[2007-6-14 11:55:22] |
| [问：hexcdan] |
Stratix III FPGA目前在中国市场应用情况如何？ |
| [答：BrandQi] |
目前已经有很多高端客户，在GPS通信，高清数字视频处理，3G通信，高级测量仪器等多个领域开展了Stratix III的设计，客户现在就可以使用Quartus II 6.1以后的版本开始Stratix III的设计 |
[2007-6-14 11:55:29] |
| [问：sd2620] |
StratixIII FPGA采用什么封装方式？ |
| [答：SamZhang] |
FBGA |
[2007-6-14 11:55:39] |
| [问：slx] |
请问：与FPGA相比SOPC有哪些优势，对于一个初学者，特别是没有实践经验的学生来说，对SOPC所涉及的NiosII软件设计应该如何着手，谢谢！ |
| [答：DylanWang] |
It"s uncomparable. SOPC is nothing but the software to devlop the system. You need embedded system skill to develop NiosII project. |
[2007-6-14 11:56:15] |
| [问：casper521] |
Stratix III 可以支持哪些高速串行口？ |
| [答：SamZhang] |
可以 |
[2007-6-14 11:56:45] |
| [问：zqf0514] |
请介绍一下TimeQuest 时序分析器？ |
| [答：JeanSong] |
从基本的时序分析要求到高级时序分析要求，与标准时序分析器相比，TimeQuest时序分析器都有明显的优势：
基本时序分析要求—— TimeQuest 时序分析器提供使用方便的GUI，建立约束，查看时序报告。使用TimeQuest时序分析器，它提供和标准时序分析器相同的流程，您不必再学习 SDC 或者其他的约束格式。
中间时序分析要求—— TimeQuest 时序分析器能够自然地支持SDC格式。TimeQuest时序分析器简化了SDC学习过程，提供按需的交互式报告功能。
高级时序要求—— TimeQuest 时序分析器提供全脚本功能，建立约束，生成报告，管理时序分析流程。TimeQuest时序分析器支持高级报告，并且能够建立定制报告。 |
[2007-6-14 11:56:50] |
| [主持人：ChinaECNet] |
由于时间关系，本次中电网“在线座谈”马上就要结束了。虽然各位听众（网友）已与Altera公司的专家讨论了许多问题，但是还有许多提问没有来得及进行交流。本次在线座谈结束后，中电网将请Altera公司的专家继续答复所有的来自各位听众（网友）的提问，然后整理上载到中电网网站上，以便大家查阅。 |
[2007-6-14 11:56:56] |
| [主持人：ChinaECNet] |
在此，中电网特别感谢给予本次中电网在线座谈巨大支持的Altera公司，特别感谢专门在线回答各位听众（网友）提问的Altera公司的各位专家们，特别感谢各位听众（网友）积极热情的参与。 |
[2007-6-14 11:57:12] |
| [问：xzyang] |
Stratix III FPGA可编程可以VHDL和器件交叉编程 |
| [答：OwenTang] |
是否你在问VHDL和Verilog以及框图交叉编程？可以的。 |
[2007-6-14 11:57:35] |
| [问：zqf0514] |
对电路板有要求吗？ |
| [答：DylanWang] |
I am not quite understand the question. |
[2007-6-14 11:57:43] |
| [问：woshijinmi] |
贵公司的技术支持电话是多少？ |
| [答：JeanSong] |
你可以直接到我们的技术中心提问，我们会给你及时地答复：http://mysupport.altera.com |
[2007-6-14 11:58:07] |
| [问：zqf0514] |
Quartus II 软件的多处理器支持使编译时间能缩短多少？ |
| [答：JeanSong] |
具体的时间跟具体的应用和代码有关。 |
[2007-6-14 11:58:33] |
| [问：海芯] |
Stratix III FPGA 的所有 I/O 块都支持自动校准 OCT吗 |
| [答：LeonZeng] |
是的 |
[2007-6-14 11:59:22] |
| [问：narsh_ben] |
一般来说，现在fpga多应用于高端专用设备上，能否开发出用在consumer electronics上的可方便用户升级的产品呢? |
| [答：DylanWang] |
Yes. You can use Cyclon based on low-cost marketing. |
[2007-6-14 11:59:30] |
| [问：xiakexu] |
可编程功耗要取得效果，需要什么额外的设计工作吗？代码？约束？还是EDA软件自动处理了？ |
| [答：SamZhang] |
软件能够自动处理，但是我们建议各方面综合处理 |
[2007-6-14 11:59:36] |
| [问：kingsol555] |
Stratix III FPGA系列器件在价格上有什么优势呢？ |
| [答：BrandQi] |
由于采用了最新的65ns的制造工艺，Stratix III的单个LE的成本大规模降低，与前一代Stratix II器件相比,这些新特性使功耗降低了50%,性能提高了25%
|
[2007-6-14 12:01:13] |
| [问：woshijinmi] |
网上有相关的应用笔记下载吗？ |
| [答：JonathanLi] |
You can refer to the altera website or contact altera distributor |
[2007-6-14 12:02:06] |
| [主持人：ChinaECNet] |
祝大家事业有成、生活愉快！欢迎多提宝贵意见，欢迎关注中电网，下次再见。 |
[2007-6-14 12:09:10] |
| 非在线问答： |
| [问：hexcdan] |
65nm 是目前最先进的工艺吗？ |
| [答：JeanSong] |
是的，是目前产品的最先进的工艺。
|
|
| [问：xcsunsz] |
Altera 65nm FPGA 具有什么优势？
|
| [答：JeanSong] |
性能更好，功耗更低。
|
|
| [问：zqf0514] |
Altera FPGA支持哪些外部存储接口？
|
| [答：JeanSong] |
"DDR3 SDRAM
DDR2 SDRAM
DDR SDRAM
QDRII+ SRAM
QDRII SRAM
RLDRAM II"
|
|
| [问：sd2620] |
Altera65nm FPGA，尺寸有多大？
|
| [答：JeanSong] |
具体的尺寸跟具体的器件相关。
|
|
| [问：sd2620] |
Altera是否可以集成ARM的软核？
|
| [答：JeanSong] |
可以
|
|
| [问：gumulaoyi] |
FPGA功耗比ASIC大吗？
|
| [答：JeanSong] |
跟具体的设计有关。
|
|
| [问：zzyjg] |
FPGA能应用于手机领域吗？
|
| [答：JeanSong] |
当然可以，而且有很多应用。
|
|
| [问：hexcdan] |
QTT软件容易入门吗？
|
| [答：JeanSong] |
非常容易入门，可以参考下面的链接：http://www.altera.com.cn/products/software/products/quartus2/getting-started/qts-getting-started.html
|
|
| [问：lionandhawaii] |
quartus7.1对电脑要求的配置有多高啊？
|
| [答：JeanSong] |
"对于PC而言，800 Mbytes 硬盘空间
256 Mbytes RAM"
|
|
| [问：pingyoust] |
stratix iii FPGA IO口电平与其他电平标准兼容性如何？
|
| [答：JeanSong] |
stratix iii FPGA IO口电平与其他电平标准兼容性如何？
|
|
| [问：linghz] |
Stratix III FPGA 内核的工作频率是多少？
|
| [答：JeanSong] |
内核的工作频率主要是由用户的设计决定的。
|
|
| [问：linghz] |
Stratix III FPGA 容量有多大？
|
| [答：JeanSong] |
Stratix III FPGA有多种容量的器件，最大有33.8万LE单元。
|
|
| [问：kingsol555] |
Stratix III FPGA密度与上一代相比有何提升？
|
| [答：JeanSong] |
性能更好，功耗更低。
|
|
| [问：lxl666] |
Stratix III FPGA有哪些市场和应用？
|
| [答：JeanSong] |
可以应用到很多方面，例如通讯和消费电子等。
|
|
| [问：linghz] |
Stratix III fpga有哪些新特性？
|
| [答：JeanSong] |
性能更好，密度更大，可编程功耗技术，增强的DSP功能。
|
|
| [问：linghz] |
Stratix III 比前一代 Altera ? FPGA 的性能能提高多少？
|
| [答：JeanSong] |
性能提高跟具体的设计有关，普通的可以达到50%。
|
|
| [问：xjiec] |
Stratix III 可选的内核电压有几种？
|
| [答：JeanSong] |
两种：0.9V和1.1V
|
|
| [问：海芯] |
"Stratix III 是多少V供电?
"
|
| [答：JeanSong] |
核心电压可以是0.9V或1.1V，还有其他的供电电压，可以参考器件的手册。
|
|
| [问：watertree] |
Stratix III静态功耗大概是多少？
|
| [答：JeanSong] |
静态功耗跟具体的器件型号有关，一般1W左右。
|
|
| [问：woshijinmi |
Stratix III系列共有几种型号？
|
| [答：JeanSong] |
共有11种多的型号
|
|
| [问：liqiyong] |
低功耗体现在哪些方面?
|
| [答：JeanSong] |
低功耗体现在多方面，尤其是器件发热和供给电流等方面。
|
|
| [问：fuchuantian] |
该款设计上需要注意什么
|
| [答：JeanSong] |
Stratix III FPGA和以前的器件一样，请和以前设计FPGA一样，注意电源、时钟和配置等。
|
|
| [问：liquang169] |
高级脚本功能应用在哪些环境？
|
| [答：JeanSong] |
在命令系统中非常方便实用。
|
|
| [问：zorro2774] |
贵公司的产品现在只提供2种内核电压吗
|
| [答：JeanSong] |
Stratix III FPGA可以使用两种电压供电。
|
|
| [问：xiaoyeah] |
可编程功耗技术和可选内核电压相结合后的优势？
|
| [答：JeanSong] |
更好的降低功耗
|
|
| [问：yangjin] |
可否申请你们的开发板做实验？
|
| [答：JeanSong] |
可以 |
|
| [问：02045130] |
内核电压0.9Vor1.1V有什么区别
|
| [答：JeanSong] |
使用0.9V内核电压，功耗更低。
|
|
| [问：zorro2774] |
"你好:
你刚才的回答说CPLD的功耗更小,那贵公司的用的是FPGA,还是二者皆有呢?
谢谢"
|
| [答：JeanSong] |
是的，两者都有，欢迎选购。
|
|
| [问：xiaoyeah] |
请简单列举一下工艺上的改进带来的Stratix III FPGA性能上的优势？(从全铜布线，低k绝缘，多阈值晶体管，可变栅长度晶体管，三门氧化，超薄栅氧化，应变硅等方面)
|
| [答：JeanSong] |
请参考该网络研讨会的内容。
|
|
| [问：lulu2890] |
请教专家：FPGA能取代DSP吗？
|
| [答：JeanSong] |
各有各的应用场合，有些场合可以完全替代。
|
|
| [问：gumulaoyi] |
请问：Stratix III FPGA共有几个型号？
|
| [答：JeanSong] |
目前有11种多的型号
|
|
| [问：sd2620] |
请问：贵公司的65nm FPGA已经在哪些领域得到应用？
|
| [答：JeanSong] |
有很多领域中得到了应用，尤其是通讯和消费电子等，Cyclone III器件也是使用65nm工艺。
|
|
| [问：sszzjj] |
请问：与FPGA相比SOPC有哪些优势?
|
| [答：JeanSong] |
SOPC就是指FPGA的应用
|
|
| [问：sika] |
请问stratixIII内部的DSP是硬的还是软的，最高速率能达到多少？
|
| [答：JeanSong] |
Stratix III FPGA中的DSP资源是硬的，固定存在的。至于最高速率，跟器件的具体型号有关，请参考器件的手册。
|
|
| [问：francois_wei] |
请问利用FPGA降低功耗的核心思想是什么？有什么利弊？
|
| [答：JeanSong] |
降低系统对供电的要求，对系统的设计带来很大的方便。
|
|
| [问：sszzjj] |
请问你们提供相关的技术支持吗?
|
| [答：JeanSong] |
是的，我们提供相关的技术支持。
|
|
| [问：Yangwh] |
请问专家,什么是应变硅技术?能详细介绍一下吗?
|
| [答：JeanSong] |
"应变硅是英文Strained Silicon的中文直译。应变硅技术首先由IBM公司发明，而Intel公司在业界首次将该技术应用于90nm工艺中, 生产Prescott微处理器。
要了解什么是应变硅，首先需要了解晶体管的基本原理。晶体管是一个小开关，决定了电流的通与断。在实际应用中我们无法完全控制电流，必须借助一些技术来提高性能和降低功耗，如采用绝缘硅SOI(Silicon on Insulator)是为了防止泄漏电流；而应变硅技术刚好相反，是为了增加驱动晶体管电流而设计的。简单来说，就是让晶体管开通时有更多的电流流过。"
|
|
| [问：sd2620] |
请问专家：Stratix III最多支持多少个I/O接口标准？
|
| [答：JeanSong] |
大概36种IO接口标准
|
|
| [问：02045130] |
全部低功耗怎么设计，是不是需要更高的外部设计
|
| [答：JeanSong] |
全部低功耗设计，跟整个系统的设计相关。
|
|
| [问：xin111777] |
如何对特定配置下FPGA中单个模块进行精确的功耗测量？
|
| [答：JeanSong] |
请在Quartus II软件中用功耗分析工具来完成，一般较难在实际中测试。Quartus II软件中的功耗分析工具比较准确。
|
|
| [问：liguang169] |
是否要单独加散热片或者风扇？
|
| [答：JeanSong] |
是否要加散热片或者风扇跟具体的系统有关，有些情况不需要使用。
|
|
| [问：chenxw007] |
我是做片上无线数据传输的能用FPGA实现吗
|
| [答：JeanSong] |
可以，欢迎选用我们的FPGA来实现。
|
|
| [问：songzhongshen] |
有何价格优势？
|
| [答：JeanSong] |
我们有很好的价格优势，请联系我们的当地代理商：http://www.altera.com.cn/corporate/contact/con-index.html
|
|
| [问：casper521] |
有没有什么文档，可参考下
|
| [答：JeanSong] |
我们有很多文档可以参考，请点击下面的链接：http://www.altera.com.cn/literature/lit-index.html
|
|
| [问：woshijinmi] |
在设计中，贵公司能提供即时技术支持吗？
|
| [答：JeanSong] |
是的，我们提供相关的技术支持，请联系当地代理商（http://www.altera.com.cn/corporate/contact/con-index.html）或点击下面的链接：http://mysupport.altera.com
|
|
中电网官方微博
