利用 Virtex-5 FPGA 实现设计性能- 赛灵思厂商_在线座谈

精彩问答

主题：利用 Virtex-5 FPGA 实现设计性能
在线问答：
[主持人：ChinaECNet]	各位听众（网友），上午好！欢迎参加中电网在线座谈。今天，我们有幸邀请到Xilinx公司的专家就“利用 Virtex-5 FPGA 实现设计性能”举行在线座谈。在座谈中，您可就您关心的问题与Xilinx公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力，不仅能够增进各位听众（网友）对“利用 Virtex-5 FPGA 实现设计性能”的了解和掌握，而且能够为大家事业的发展带来裨益。	[2006-8-24 10:15:20]
[主持人：ChinaECNet]	各位听众（网友），上午好！欢迎参加中电网在线座谈。今天，我们有幸邀请到Xilinx公司的专家就“利用 Virtex-5 FPGA 实现设计性能”举行在线座谈。在座谈中，您可就您关心的问题与Xilinx公司的专家在线进行直接、实时的对话交流。中电网衷心希望通过大家的共同努力，不仅能够增进各位听众（网友）对“利用 Virtex-5 FPGA 实现设计性能”的了解和掌握，而且能够为大家事业的发展带来裨益。	[2006-8-24 10:27:26]
[问：jansea]	Virtex-5 FPGA中有否嵌入MAC硬核及处理器，相比Virtex-4，它有哪些方面的增强？
[答：Alfred]	Virtex-5 family of FPGA has 4 series: Logic centric (LX), Logic + serial, DSP + serial, and Embedded processing + serial. Now, Xilinx only launched the first series out of the four. In LX platform, we do not have any hardened MAC core nor processor core. However, in the future series, we will have hardened commonly used MAC core and processor. Please stay tuned on our future announcement. On the other hand, if you compare Virtex-5 LX to Virtex-4 LX, we have over 30% improvement in performance including I/O bandwidth, on-chip memory, logic fabric and DSP cores.	[2006-8-24 10:54:14]
[问：wakarimashida]	新的软件环境是否支持老型号的FPGA？
[答：Alfred]	The latest version of ISE will support exisiting FPGA series which have been launched in the past few years. Please check our website to look at the exact device support table. www.xilinx.com/cn	[2006-8-24 10:55:47]
[主持人：ChinaECNet]	我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。	[2006-8-24 10:55:58]
[主持人：ChinaECNet]	在此回答问题的专家是Xilinx公司的：Alfred Chow、Liang Xiaoming和Sharon Lian。	[2006-8-24 10:56:11]
[问：xbao]	怎样获得ISE8.2
[答：Alfred]	We have free version of ISE webpack 8.2 available on web for download. Please visit www.xilinx.com/cn for details. Additionally, we offer full version of ISE at low cost, please contact with our distributors for details.	[2006-8-24 10:57:22]
[问：hnclcj]	Virtex-5比Virtex-4有许多优点,是否主要由6输入查找表(LUT)所主导?为什么?
[答：Alfred]	The advantages are not only because of Real 6-input LUT. More importantly, we improved the interconnect technology to make it diagonally symmetric. Please note that in deep submicron process technology, interconnect delay is very significant. Diagonally symmetric interconnect is a breakthrough architecture which minimizes interconnect delay to make it 30% faster than Virtex-4. More importantly, I/O bandwidth is crucial for overall system performance of a FPGA. Now, our I/O can run at 1.25Gbps LVDS and 800Mbps signle ended, it"s 20% faster than any competing FPGA.	[2006-8-24 11:00:51]
[问：josip]	Virtex-5 FPGA 在保护应用设计版权方面有什么手段？
[答：XiaoMing]	Virtex-5提供AES 比特流加密/保密技术使用您信赖的安全性来保护您的知识产权。 Virtex-5 FPGA采用AES（高级加密标准）保证了设计安全。基于软件的比特流加密和片上比特流解密逻辑使用了专用存储器来存储256-bit加密匙。您可以使用 Xilinx ISE? 软件来生成加密匙和加密比特流。在配置过程中，Virtex-5 器件对输入比特流进行解密。电池后备式加密匙提供了不可击破的安全性 Xilinx 产品提供的安全性使得窃贼完全不可能偷窃到您的设计资料。加密匙存储在专用的RAM内部。通过采用1个小型外连电池（典型寿命为20年）提供了后备支持。加密匙不能被读出本器件。同非易失性加密匙存储方法不同，任何取下 Virtex-5 FPGA 或打开其封装的举动都会导致加密匙和编程数据的立即丢失。 http://www.xilinx-china.com/products/silicon_solutions /fpgas/virtex/virtex5/capabilities/configuration.htm	[2006-8-24 11:00:58]
[问：dhh0000]	如何利用FPGA实现LVDS高速信号的传输，特别是针对内部没有解串器和串行器的芯片？
[答：XiaoMing]	Xilinx 在IO方面一直长期占有领先优势，在LVDS的设计方面也有大量参考设计可以免费下载。请访问Xilinx官方网站： LVDS Application Notes 的页面 http://www.xilinx-china.com/xlnx/xweb/xil_publications_display.jsp ?iLanguageID=1&category=-1209837&sGlobalNavPick= PRODUCTS&sSecondaryNavPick=Intellectual+Property 此外推荐一本介绍串行通信基本知识的中文书籍给大家。书名是《轻松实现高速串行I/O》，在 XILINX中文网站可以下载。 http://www.xilinx-china.com/publications/books/serialio/index.htm	[2006-8-24 11:01:16]
[问：wilzhang]	Virtex-5 FPGA的最高工作速度更加高了, 那么对电源方面有什么要求吗?能否给一个详细一些的介绍, 比如, 推荐的旁路电容, 电源芯片, 以及layout方面的一些注意事项.
[答：XiaoMing]	Virtex-5 FPGA的最高工作速度更加高了, 内核工作电压降低到1.0V，单位功能单元的功耗也大幅降低。同时，对电源设计方面有严格的约束，例如说对工作时期的电源纹波要求，供电系统的压降，电源通路的等效阻抗设计，等参数都是用户要特别留意的，建议在做大设计的时候一定要做电源完整性仿真，而且严格满足设计约束。以下给出一些参考文档。 http://www.xilinx-china.com/products/design_resources /signal_integrity/resource/si_power.htm UG072 《power distribution system (PDS) design and bypass capacitors》 http://www.xilinx-china.com/bvdocs/userguides/ug072.pdf xapp623 http://www.xilinx-china.com/bvdocs/appnotes/xapp623.pdf 电源芯片方面，TI等电源调整器厂商都有对应的解决方案，可供选择的芯片不少。	[2006-8-24 11:02:21]
[问：liuliuyiyiyuyu]	相对V4的性价比优势何在？对于高速电路板的布线布局等约束会否导致成本过高。
[答：Alfred]	Virtex-5 is manufactured on 65nm process technology while Virtex-4 manufactured on 90nm process. Additionally, V5 delivers 30% higher in performance than V4, meaning that you can use the slowest speed grade V5 to achieve the same performance by using the highest speed grade V4. By doing so, you will have a much better cost/performance ratio. As for the PCB layout, V5 has the second generation of SparseChervon architecture which minimized the layers required in doing PCB. For details please visit our website: www.xilinx.com/cn	[2006-8-24 11:05:41]
[问：mshop]	when use Designware"s DDR ip,it is very hard to use it on FPGA(xilinx),How to deal with it?Thanks!
[答：XiaoMing]	建议使用XILINX提供的Memory Interface Generator (MIG)1.6工具来产生相应的内存控制器设计代码。MIG1.6可以从Xilinx网站注册后下载。 http://www.xilinx.com/products/design_resources/mem_corner/ Memory Interface Support for Virtex?-5 and Virtex-4 FPGAs，DDR2 SDRAM 高达667 Mbps，DDR SDRAM 高达400 Mbps。	[2006-8-24 11:08:01]
[问：hnclcj]	Virtex-5支持下的I/O标准有那些?I/O引脚的驱动能力如何?
[答：Alfred]	It"s a very long list. We support 40+ different I/O standards... To name a few: LVCMOS (3.3v, 2.5v, 1.8v, 1.5v, and 1.2v) LVDS, Bus LVDS, Extended LVDS LCPECL PCI, PCI-X HyperTranport (LDT) HSTL (1.8v, 1.5v, Classes I, II, III, IV) HSTL_I_12 (unidirectional only) DIFF_HSTL_I_18, DIFF_HSTL_I_18_DCI DIFF_HSTL_I, DIFF_HSTL_I_DCI RSDS_25 (point-to-point) SSTL (2.5v, 1.8v, Classes I, II) DIFF_SSTL_I DIFF_SSTL2_I_DCI DIFF_SSTL18_I, DIFF_SSTL18_I_DCI GTL, GTL+ The good thing about V5 I/O is that every one of it can support 3.3V tolerance. It"s very difficult to implement in a 65nm process.	[2006-8-24 11:09:06]
[问：fengtao801223]	ISE8.1是否支持Virtex-5？
[答：Alfred]	No	[2006-8-24 11:11:38]
[问：HXM]	Virtex-5采用对角线互连,和V-4相比有什么优点?
[答：Alfred]	In Virtex-4, if a CLB needs to connect to a CLB which is 3 CLB diagonally away, it needs to go through 3 switches (we call it "hops"). Each switch will significantly increase the interconnect delay. In Virtex-5, with the newly introduced diagonally symmetric interconnect pattern, a CLB can easily connect to 50% more CLB in 2 hops. It increased the connectivity of each and every CLB on the FPGA fabric.	[2006-8-24 11:18:32]
[问：yangroot]	增强的DSP48E能实现什么样的功能?
[答：Alfred]	One of the key enhancement of DSP48E in Virtex-5 is the improvement of dynamic range. Now that the multiplier is 25X18 bits vs 18X18 bits in Virtex-4. Given you a data point, now that Virtex-5 LX can have 105GMACCS/S for 25X18bit MAC.	[2006-8-24 11:26:31]
[问：Megalith]	一些timing比较critical的设计，如果不做时序约束，综合布线后得到的结果，运行时往往产生不可预料的现象，和设计完全不同。那么，如何比较有效的，能有针对性的给出设计的时序约束？为了满足时序要求，设计上需要注意哪些方面？
[答：XiaoMing]	时序约束是FPGA设计的基本技能。通常要求 1.针对每个全局和局部时钟域做约束 2.对IO进行时序约束 3.对跨时钟域信号的约束 4.局部关键信号采用相对定位或者绝对定位约束。 5.对伪路径进行约束具体设计方法请参考 ISE的文档附件Constraints Guide部分，文件名是cgd.pdf,在C:\Xilinx\doc\usenglish\books目录下面的子目录里面。为时序约束是由设计规格直接推导出的，为满足时序约束，建议仔细阅读上述文档中的TIMING MODEL部分。然后根据器件结构进行有针对性的设计。具体的技巧包括： 1. 代码编程习惯优化，例如对与case语句和if语句的有选择应用，减少if条件中的参与信号数目，状态机的设计优化等。 2. 综合，布局和布线期间的参数设置。 3. 用TIMING ANALYSE分析关键路径，对照TIMING MODEL理解造成时序问题的具体原因。 4. 模块化设计和增量设计方法。 5. 在RTL级和物理实现级别进行有针对性的优化，并灵活使用相对定位和绝对定位约束等。希望每一个设计人员都了解TIMING MODEL以及掌握上述技巧中的第1，2,3项，第4，5项属于高级技巧。	[2006-8-24 11:26:48]
[问：shsome]	请问ML403开发板能不能扩展（外接）一个ETH PHY？
[答：XiaoMing]	ML403上面已经有以太网PHY芯片。如果你还要外接，可以利用板上的扩展排针外接。建议上xilinx网站下载ML403的用户手册看看。	[2006-8-24 11:28:38]
[问：lllseasky]	V5 FPGA的I/O带宽能达到多少?
[答：Alfred]	The following is the number for V5 LX: LVDS 600 x 1.25 Gbps DDR2 576 x 667Mbps (It"s limited by simulutanous switching noise. If you have very good PCB, our spec can goods up to 800Mbps.)	[2006-8-24 11:29:48]
[问：lllseasky]	现在的Xilinx开发板太贵了,请问V5有便宜的低成本入门开发工具或开发板吗?
[答：Alfred]	Since we introduce Virtex-4, we have introduced low cost development board. We have ML401, ML402 and ML403. The cost is roughly US500. In Virtex-5, we will have ML501, ML502 and ML503 at similar cost point.	[2006-8-24 11:31:03]
[问：topgun]	virtex-5中是否支持MICROBLASE软核，在性能上是否有较大的提高？
[答：XiaoMing]	Virtex-5支持MICROBLAZE，而且时钟频率和处理器性能上会有很大提升。请关注新版本EDK8.2的发布。预计，时钟频率会超过200Mhz,处理器性能与频率的比例会达到1.17DMIPS/MHz。	[2006-8-24 11:31:40]
[问：mayongtao]	一般通常说的fpga的最大时钟速度具体是指的什么速度？io口的速度还是内部信号逻辑运算的最快速度？还是内嵌dsp块的运行速度？
[答：Alfred]	Typically, max clock frequency implies the FPGA logic fabric. For Xilinx, we have specific data for logic fabric, DSP48E slice and I/O. Take Virtex-5 as an example, max. clock speed is 550MHz, max frequency for DSP48E is 550MHz, and I/O support upto 1.25Gbps LVDS, 800Mbps single ended interfaces.	[2006-8-24 11:34:10]
[问：jjj0020]	V4中嵌入PowerPC 405核,V5中有没有这样的处理器核?它的性能如何?
[答：Alfred]	Xilinx just introduced the first platform of Virtex-5, V5 LX. In the future platform, we will have a new PowerPC core immersed in the architecture. Sorry that I can"t tell you exactly which model it is today, please stay tuned with us.	[2006-8-24 11:36:07]
[问：imbird]	在器件配置方面是否有新的器件与之配合？在线调试能力是否有大的改进呢？
[答：XiaoMing]	器件配置方面，可以使用便宜的通用并行或串行FLASH器件进行配置。在线调试能力也大幅增强，请密切关注CHIPSCOPE软件的what"s new 说明。简单列举如下： 1. 增强对高速串行口的调试支持，提供BERT功能 2. 增强对MicroBlaze＆PPC处理器调试的能力，提供新的GUI简化操作。 3. 利用Xilinx USB 下载电路提升调试速度。等等..	[2006-8-24 11:36:08]
[问：mayongtao]	目前的fpga做dsp的处理速度能和Ti的55系列相比么？
[答：Alfred]	The idea of FPGA to implement DSP function is really to take advantage of the parallel architecture of a FPGA. The performance of a FPGA for DSP applications depends very much on how many DSP resource available and how easy those DSP resouce can be used and connected. In Virtex-5, DSP48E slice can run up to 550MHz and we enhanced the cascable feature in DSP48E, plus in extened the dynamic range from 18X18bit to 25X18bit. Thus, in using Virtex-5 for DSP application, it can certainly achieve the highest performance of DSP processing than any other vendor can offer. Giving you an example, Virtex-5 LX offer 105GMACCs/s for 25X18MAC. This is unprecedent.	[2006-8-24 11:39:39]
[问：jack0321]	ISE8.2是不是对机器要求很高？内存管理的问题还存在吗？
[答：XiaoMing]	最新的ISE8.2SP1在内存使用方面没有显著增加，比8.1版本更加稳定。ISE8.2是ISE的GUI改版之后的第二个版本，大量内部和外部的用户反馈都很不错，请大家放心使用。具体内存的用量主要决定于您使用的器件大小，更大的器件对应的数据库在布线时占用的内存空间多一些，在各系列器件内部比较，基本呈比例关系。	[2006-8-24 11:40:16]
[问：baopaoge]	Virtex-5 FPGA的独特架构特性在每个方面都能提供优异的性能,请问：到底安全性能有多少
[答：XiaoMing]	安全性方面可以从几个方面来看： 1. 提供AES加密功能 2. 提供CRC的配置BIT运行期校验功能。 3. 更高的性能（逻辑/IO/硬核/RAM等）为您的设计提供充足的设计裕量。	[2006-8-24 11:43:38]
[问：wilzhang]	假如我在设计中遇到了有关ground bounce以及simultaneous switching noise的问题, 应该怎么样处理呢? Xilinx提供这方面的分析工具吗? 或者是第三方可用的仿真模型?
[答：Alfred]	Xilinx understand the needs to address simultaneous switching noise (SSO, especially for today"s high speed memory interface and high speed parallel interface. That"s the reason why we introduced the first generation of SparseChervon pinout architecture in Virtex-4. By using the specific pattern, Virtex-4 was able to reduce the SSO to 1/4-1/7 of any older architecture of FPGA, including our competitor"s offers. In Virtex-5, we further improve this pinout architecture to make it easier to do PCB layout while maintaining the advantage of reducing SSO. If you still have SSO problem while using Virtex-4/5, we do offer very accurate models for you to do simulations. There are tools available from EDA vendors like Mentor Graphic which can help you to address this issue.	[2006-8-24 11:44:28]
[问：li_yanqiang]	when do you can provide the samples and evaluation board?
[答：Alfred]	Virtex-5 samples are available today, please contact our distributors for details. Evaluation boards will be available by end of Sept.	[2006-8-24 11:45:44]
[问：xzycq]	Virtex-5 FPGA 能否用于手持式设备，用于一路红外图象处理和一路可见光实时融合处理，选用该系列的FPGA是否具有功耗和成本的优势？
[答：XiaoMing]	当然可以。 XILINX FPGA广泛用于医学图像处理（超声，X光，红外等），以及消费类产品的图像增强，特技效果等。由于XILINX FPGA中的内嵌DSP单元功能强大，数目多，功耗低，是理想的设计平台。	[2006-8-24 11:49:28]
[问：yangroot]	virtex-5和vertex－4比，最大的优势在什么地方？
[答：Alfred]	If you pure compare Virtex-5 LX to Virtex-4 LX, the biggest improvement is at performance. Performance in the aspect of: 1) Max. clock frequency for logic fabric, 2) On-chip memory bandwidth, 3) hardened DSP core, and 4) I/O bandwidth. Additionally, it"s very challenging to keep static power consumption in a 65nm process to be comparable to 90nm process. Don"t forget that the smaller the process geometry the thinner the oxide thickness implies the higher the leakage current. In a 65nm FPGA, static power consumption can easily be 50%+ of the total power consumption.	[2006-8-24 11:50:41]
[问：HXM]	什么是XCITE 有源I/O终端技术?它有那些优点?
[答：XiaoMing]	XCITE 有源I/O终端技术可以减少端接电阻的数量，利用少数外接电阻就可以为多个管脚提供端接。特别是在高速的场合，内部有源端接技术可以大大改善信号质量。	[2006-8-24 11:51:45]
[问：Jackly0505]	在FPGA中 LUT的输入宽度越宽意味着可能引起浪费越大 Xilinx在这个方向是怎样考虑的
[答：XiaoMing]	XILINX的真6输入查找表(true 6-LUT)技术，提供6个输入和两个输入。可以将不相关逻辑MAP到一个LUT中，大大减少了浪费的几率。 ISE8.2支持将不相关逻辑MAP到一个LUT中的技术，同时也支持物理综合技术。推荐采用。	[2006-8-24 11:54:31]
[主持人：ChinaECNet]	所有问题均已提交给Xilinx公司的专家。座谈期间未回答的问题，Xilinx公司专家也会逐一回答，并在中电网上公布，请大家注意收看。	[2006-8-24 11:55:52]
[主持人：ChinaECNet]	由于时间关系，本次中电网“在线座谈”马上就要结束了。虽然各位听众（网友）已与Xilinx公司的专家讨论了许多问题，但是还有许多提问没有来得及进行交流。本次在线座谈结束后，中电网将请Xilinx公司的专家继续答复所有的来自各位听众（网友）的提问，然后整理上载到中电网网站上，以便大家查阅。	[2006-8-24 11:56:05]
[主持人：ChinaECNet]	在此，中电网特别感谢给予本次中电网在线座谈巨大支持的Xilinx公司，特别感谢专门在线回答各位听众（网友）提问的Xilinx公司的各位专家们，特别感谢各位听众（网友）积极热情的参与。	[2006-8-24 11:56:24]
[问：ntehcc]	V5的开发工具是否和V4的兼容? V4的设计能容易向V5迁移吗?
[答：Alfred]	Both Virtex-5 and Virtex-4 use ISE as the development platform. However, you need to have the latest version of ISE8.2 to design for Virtex-5. If you want to migrate design from Virtex-4 to Virtex-5, you do need to re-synthesis your RTL and re-do the placement. Also, the pinout is different, so that you will need to re-do your PCB as well.	[2006-8-24 11:57:46]
[问：bmygg]	请问v5的dsp版本何时能够拿到样片？何时能够量产？我们有一个fpga computing的项目以前用的是altera的SII，现在计划转到xilinx平台，那么v5的dsp版本相对于v4sx是否更加合适一些？
[答：Alfred]	It depends very much on your schedule. In Virtex-4 SX is optimized for DSP platform and it"s in volume production now. As for Virtex-5 SX, it will be available early next year.	[2006-8-24 11:59:20]
[问：ntehcc]	(1) Xilinx 有沒有 security保密功能? (像 Lattice 最近的 XP系列有 security保密功能). (2) 價格上有沒有競爭? 我比較過各式廠牌,目前覺得Lattice是較便宜,Xilinx 是各方面都領先,但競爭價格倒是未必呢!
[答：XiaoMing]	security保密功能方面： 1. AES 比特流加密/保密技术 2. 电池后备式加密匙提供了不可击破的安全性 http://www.xilinx-china.com/products/silicon_solutions /fpgas/virtex/virtex5/capabilities/configuration.htm 竞争方面： XILINX的器件在价格方面是有竞争力的。XILINX长期以来是靠优秀的品质，良好的服务，卓越的技术支持成为业界领先FPGA供应商。虽然长期面临竞争对手低价竞争的压力，XILINX坚信全面综合的服务能力是协助客户成功的关键。	[2006-8-24 12:02:26]
[问：xieyp]	有无比较系统的培训资料,关键是有正规的培训教材?
[答：Alfred]	We have recording on our product in ChinaECNet, which is a very good introduction to our various products. In there you will find demo of our software as well. The following is the link: http://www.chinaecnet.com/e-learning/index_presentation.asp Additionally, we do have a formal training program in China. Please click the following link for details: http://www.xilinx-china.com/support/ch_training/schedules.htm	[2006-8-24 12:04:16]
[问：mybluesky]	您好！！我是中国科学院研究生院的研究生，最近实验室要用这方面的东西，作为初学者最好从什么方面学起比较快呢？？大概周期要多少呢？？有没有比较好的书籍？？流个我的油箱：huwenbin50110@126.com 期待回音
[答：Alfred]	For a quick understand of our product, you can visit our recording in ChinaECNet: http://www.chinaecnet.com/e-learning/index_presentation.asp Or, you can email to our Xilinx University Program for details: http://www.xilinx-china.com/univ/index.htm	[2006-8-24 12:06:23]
[问：jjj0020]	V5的功耗降低到了什么水平?最坏情况下的功耗如何确定?是否需要散热器?
[答：XiaoMing]	V5功耗降低35%.实际功耗方面根据每个设计都会有差异，可以用V5配套的电子表格，已经XPOWER工具进行功耗估算，可以获得包括最坏情况和典型情况的值。历史经验发现，估算工具是比较准确的，通常客户对自身设计情况估计的误差对功耗估算的准确性影响最大。是否需要散热器，与您的设计产生的热量，环境散热能力等密切相关，请针对具体情况进行定量分析。	[2006-8-24 12:07:36]
[问：fcenter]	Virtex LX和Embedded系列在逻辑设计方面是否只有逻辑单元数量的不同，性能是否能够达到同样的水平，还是LX会比Embedded系列好？
[答：Alfred]	The future Embedded/Serial platform will base on the same logic fabric we have in Virtex-5 LX. The key different will be the hardened feature sets. It will have hardened MAC cores, processor cores as well as serial I/Os.	[2006-8-24 12:08:05]
[问：bmygg]	设计中采用fpga实现ddr接口，如果需要在运行过程中重新配置fpga，由于大容量fpga的配置时间往往超过几百个ms，在配置期间，应该会造成ddr内存中的中间暂存数据丢失（因为ddr controller的所有io在重构期间全部都变成三态了），有没有比较好的方法解决这个问题？是否有其他客户采用过类似的设计？
[答：XiaoMing]	可以从以下几个方面可考虑： 1.您可以先将DDR存储器设置成自刷新模式，再更新FPGA配置。 2.外加一个CR-II CPLD逻辑进行切换过程的状态控制 3.采用FPGA部分重新配置技术。供参考。	[2006-8-24 12:10:55]
[问：kkwd]	运行ISE8.2对操作系统有何要求？
[答：XiaoMing]	ISE Foundation支持 Microsoft Windows 2000 and XP (Chinese, Korean, US and Japanese) Sun Solaris 2.8 and 2.9 Red Hat? Enterprise Linux? 3 Red Hat Enterprise Linux 4 (New!) 请访问以下网址获取详情。 http://www.xilinx-china.com/ise/ossupport/	[2006-8-24 12:13:32]
[问：jundaliu]	网络安全应用，涉及包分类，流重组和特征匹配，已在V4FX系列实现。其中组合逻辑完成hash和包分类，时序和blockRAM完成流重组与匹配。对成本不敏感，对性能要求高。V5能够带来哪些方面的性能提升？特别是blockRAM方面有没有好的优化办法？多谢！我是清华信息安全实验室的研究生。
[答：XiaoMing]	Virex-5的综合性能优势对网络安全应用非常合适。Virex-5由于在支持负责逻辑方面性能提升特别显著，您提到的上述几个问题都可以在Virtex-5中高性能的实现，建议您先使用软件将特定算法在ISE8.2中进行评估，用XPLORE软件探索可能的最高性能，同时也可以有针对的进行RTL级优化。特别具体的问题，欢迎与本地的代理商FAE联系讨论。	[2006-8-24 12:18:14]

当前状态: 座谈已结束
查看回放

在线座谈

关于本次座谈

精彩问答