| 主题：采用内置于FPGA中的软核CPU来加速嵌入式系统设计 | ||
| 在线问答： | ||
| [问：flyingstone] | 如何将在NIOSII中编译生成的elf文件正确的生成二进制文件？ | |
| [答：Altera Expert] | 使用elf2hex | [2005-3-8 10:22:53] |
| [问：yang98gw] | 软核CPU初始入门级的产品，成本大约为多少？例如，有一个系统，处理一个你速的AD转换，并将结果用LCD显示出来，这样的软核CPU价格大约为多少？ | |
| [答：Altera Expert] | 我们的NIOS是一个软核，她可以应用在我们ALTERA的FPGA里，NIOS目前是免费的！您描述的这个系统，我们的CYCLONE系列里最小的FPGA，EP1C3就可以完成 | [2005-3-8 10:25:48] |
| [问：zouhairong] | fpga的硬件配置与cpu的软件代码是一起加载的吗？请问如何加载？ | |
| [答：Altera Expert] | 先配置FPGA,配置FPGA以后，NIOS就和可以和其它CPU一样运行软件了 | [2005-3-8 10:27:44] |
| [问：yfhy546] | 1.我的NIOS配置且编译成功，但不能run，不能debug,如何检查？ 2.FPP 配置不成功，但根据用户手册又查不出问题，所有的功能单元都调试完毕，就剩下EPC8不能正常工作，通过JTAG可以向EPC8写*.pof文件，但config_done始终为低，如何检查？ | |
| [答：Altera Expert] | 1，请检查debug口UART，及运行程序的RAM时序； 2，请先确认原理图是否正确 | [2005-3-8 10:28:22] |
| [问：yyfliu] | 1.niosII 处理器的编程如何实现的？其功能主要包括哪些方面？编程是否方便？ | |
| [答：Altera Expert] | niosII 处理器可以使用C语言或汇编语言编程实现,主要功能包括:操作系统,CPU I/F, TCP/IP等. 编程非常方便 | [2005-3-8 10:29:50] |
| [问：gsu] | altera有无软件可以评估或者预算niosII处理器的功耗 | |
| [答：Altera Expert] | 可以，QuartusII软件就可以评估每个设计的功耗，但是这个功耗的评估是基于整个FPGA的功耗评估的 | [2005-3-8 10:30:41] |
| [问：renmingcan] | 内置于FPGA中的软核CPU是不是可以通过编程完成大部分外设的功能？ | |
| [答：Altera Expert] | 软和CPU只是一个CPU的内核，整个系统的组成仍然需要一些外设，只不过这些外设也是可以存在于FPGA内部，CPU通过执行程序，去控制和配置这些外设或外设的借口，从而完成需要的外设功能。 | [2005-3-8 10:32:30] |
| [问：niumanke] | 一个FPGA上实现多个处理器工作频率的制约因素如何？ | |
| [答：Altera Expert] | 多个处理器的之间没有什么特定制约关系，完全取决各个处理器能达到的工作频率 | [2005-3-8 10:33:20] |
| [问：wshee] | 1. 软核CPU_IP如何获取及其费用。 2. CPU种类，速度及开发工具。 3. 知识产权保护情况。 谢谢！ | |
| [答：Altera Expert] | NIOSII软核可以免费获取, NIOSII软核是Altera自己开发的软核CPU,性能可以达到一个200DMIPS,开发工具SOPC Builder 如果设计ASIC,需要购买License | [2005-3-8 10:34:39] |
| [问：chobits520] | 我非常想购买NIOSII系统开发套件 您能详细介绍一下开发套件的功能、价格与购买方式吗？？ | |
| [答：Altera Expert] | NIOS II development kit have 2 verison, one is for Cyclone, others is for Stratix ; Nios development board, Cyclone edition (shown in Figure 1) Cyclone EP1C20FC400 device : MAX? EPM7128AE CPLD configuration control logic SRAM (1 Mbyte in two banks of 512 Kbytes, 16-bit wide) SDR SDRAM (16 Mbytes, 32-bit wide) Flash (8 Mbytes) EPCS4 Serial Configuration Device (4 Mbits) CompactFlash connector header for Type I CompactFlash cards (40 available user I/O pins) 10/100 Ethernet physical layer/media access control (PHY/MAC) Ethernet connector (RJ-45) Two serial connectors (RS-232 DB9 port) Two 5-V-tolerant expansion/prototype headers (2 x 41 available user I/O pins) Two Joint Test Action Group (JTAG) connectors Mictor connector for debugging Four user-defined push-button switches Eight user-defined LEDs Dual 7-segment LED display Power-on reset circuitry For detail, you can refer to http://www.altera.com/products /devkits/altera/kit-nios_1C20.html | [2005-3-8 10:35:03] |
| [问：shaohaitao2] | 采集数据要暂存于FPGA中的fifo，如何在Quartus II中设置有关选项，来保证采集数据写入fifo的建立/保持时间？（工作频率在100M以上，FPGA：Cyclone，有多个AD同时要写入fifo）多次编译，fitter,下载后，取回数据分析，发现有时采集数据都正确，有时一路或两路AD的数据出误。 | |
| [答：Altera Expert] | 首先可以使用Quartus II软件中的MegaWizard生成需要的FIFO 模块，在设计中例化这个FIFO模块就可以用了，至于建立保持时间，QuartusII软件会根据你给出的时钟约束自动分析当前的设计是否满足建立/保持时间的 | [2005-3-8 10:35:13] |
| [问：x3cody] | 请问有没有仿真试验板卖？ | |
| [答：Altera Expert] | 现在Altera有NIOSII的开发板 可联系国内的代理商购买 http://www.altera.com.cn/corporate /contact/con-index.html | [2005-3-8 10:37:14] |
| [问：cycwang] | NoisII用在StratixII系列中，最高主频能够达到多少？ 相当于目前什么样的CPU处理能力？ARM9系列或更高？能达到PPC 8248的应用水平吗？ | |
| [答：Altera Expert] | NIOSII在StratixII可以达到２００Ｍ以上的主频，基本上能与ＡＲＭ９相当 | [2005-3-8 10:37:25] |
| [问：zouhairong] | 如何将cpu软核与自己设计的逻辑连接起来？ | |
| [答：Altera Expert] | cpu软核就类似一个IP core，你只需象加入其它IP core一样直接把它加入你的逻辑设计中即可。只是对cpu软核还要进行的一系列操作，你在QII sopc builder中进行，在CPU软核上的编程，需要打开NIOSII IDE进行。详细的请参考NIOSII的参考手册。 | [2005-3-8 10:37:59] |
| [问：mengzhuhao] | 使用fpga软核CPU来设计嵌入式系统会可以达到采用ASIC设计设计的性能要求吗？如果有差距那么差距在那里，如果有优势有在那里（从最终设计结果来看）它会取代ASIC那样耗时长风险大的设计过程吗？ | |
| [答：Altera Expert] | 首先你要确定你需要的性能是多少，然后再确定软核CPU+FPGA是否可以满足你的性能要求，如果不根据应用来说，也就无法比较FPGA中的软核CPU是否可以达到ASIC设计的要求，再说你也可以把这样一个软核的CPU做在ASIC中去提高它的性能 | [2005-3-8 10:38:04] |
| [问：hitjzm] | 请问:您所说的那个master与cpu是什么关系，基于nios的FPGA可以多线程么，可以存在多个核么，这多个核之间的关系是什么，存在形式如何 | |
| [答：Altera Expert] | Master可以是CPU 也可以是其它单元。 FPGA可以多线程，多个核可以相互独立或关联 | [2005-3-8 10:39:08] |
| [问：lpee] | 软核cpu和普通cpu有何性能上的差异？ | |
| [答：Altera Expert] | 在性能上和应用上，软核CPU其实就和一个普通的CPU一样。只不过它是软核的，所以性能，功能，规模都可以根据你的应用和要求来改变，所以这也很难拿它和普通的CPU来作比较 | [2005-3-8 10:39:54] |
| [问：asker_dfr] | 请问，使用多Master，不会增加系统的负担吗？多Master具体是如何实现的？ | |
| [答：Altera Expert] | 使用多Master，会增加系统的负担.但相对于传统的实现方法,效率更高. 多Master具体是如何实现的,可以参考www.altera.com关于Avalon总线的介绍. | [2005-3-8 10:40:58] |
| [问：flyingstone] | 在NIOSII system properties 中，system clock timer 是不是仅仅在uc/osII的环境中才有意义？没有操作系统时，就不需要system clock . | |
| [答：Altera Expert] | system clock是NIOS核的时钟，任何时间都是需要的!system clock timer是看您的系统是否需要，跟UC/OSII没有直接的联系。 | [2005-3-8 10:41:14] |
| [问：zhanglingxi] | 请问初次安装nios3.0需要装Cygwin吗 | |
| [答：Altera Expert] | 其实我们现在最新的Nios Core已经升级到Nios II 1.1，如果可能还是使用我们最新的版本吧，但是即使在Nios 3.0里面，还是不需要单独安装Cygwin的，安装程序已经都包括了。 | [2005-3-8 10:41:43] |
| [问：qinghai] | 我要集成一块80c51,一个usb1.1控制器器的话，要使用什么型号的cyclone 能告诉我这样一个系统大概多少钱么 | |
| [答：Altera Expert] | 其实你不需要在ＦＰＧＡ里面做８０Ｃ５１，肯定不是好的解决方案，为什么不直接用我们的ＮＩＯＳＩＩ来实现呢 | [2005-3-8 10:42:25] |
| [问：kefei] | 采用内置于FPGA中的软核CPU进行开发对Quartus软件有什么特殊要求？ | |
| [答：Altera Expert] | QuartusII软件中都带有SOPC BUILDER.用它可以对软核的CPU进行初步的开发。在NIOSII中我们又推出Develop IDE.这个需要在QII之后再次安装的。有了它，就可以对软核CPU进行高级的开发了。 | [2005-3-8 10:42:34] |
| [问：DeanLeung] | 做图像处理，Altera有没有推荐的配置？可以不需要额外的DSP和MCU吗？ | |
| [答：Altera Expert] | 如果采用高性能的FPGA，如STRATIX系列，可以达到很好的性能，实现很好的图像处理功能 | [2005-3-8 10:42:58] |
| [问：matrix] | 请问有多少rtos支持nios软核? | |
| [答：Altera Expert] | nios 支持一些RTOS,比如。UC/OSII,UCLINIX等，您可以登录http://www.altera.com.cn/technology /embedded/emb-index.html了解详情 | [2005-3-8 10:43:27] |
| [问：liubasten] | Nios II嵌入式处理器占用FPGA资源多少？Nios II嵌入式处理器怎样与外部IP连接，接口开放程度有多高，资料是否多？ | |
| [答：Altera Expert] | 最小的NIOS II只占用600-700LE， 与外部IP连接很方便，可以直接在SOPC Builder中建立接口逻辑。 相关资料在Altera网站有全部下载 | [2005-3-8 10:45:31] |
| [问：cnsunwei] | 在设计自己的ip核的时候应遵循些什么,从那里找些帮助.比如我想自己写一个ram的ip核,该如何做? | |
| [答：Altera Expert] | 设计自己的ip核的时候应遵循:重用,方便等 ram的ip核可以直接从网上找到. | [2005-3-8 10:46:03] |
| [问：w7612] | 生成最终文件是不是由quartus生成？nios生成软件文件是什么？ | |
| [答：Altera Expert] | SOPC BUIDER 生成nios的信息文件PTF,Quartusii 生成FPGA的配置文件，IDE则是NIOS的集成开发环境。您可以登录ALTERA网站http://www.altera.com.cn/technology /embedded/emb-index.html了解详情，谢谢 | [2005-3-8 10:47:09] |
| [问：liyongl66] | 请问大型FPGA设计的主要流程是什么？ | |
| [答：Altera Expert] | 可先定义模块化的功能，分别设计，再集成。 可以利用ALtera的LogicLock功能。 | [2005-3-8 10:47:24] |
| [问：liulinquan] | Nios及Nios2软核能达到的最高性能是多少个MIPS？ | |
| [答：Altera Expert] | NIOS2最高可以达到200DMIPS | [2005-3-8 10:47:47] |
| [问：Wizard] | 如何将NiosII 嵌入到uclinux .. 需要什么开发工具和条件。 | |
| [答：Altera Expert] | 我们的第三方合作伙伴Microtronix已经把ucLinux移植到ＮＩＯＳＩＩ上，可以还有开发板，你可以和他们联系 | [2005-3-8 10:49:23] |
| [问：shxhxj] | 使用niosII需要那些资源,quartusII 网络版可以完成niosII那些功能? | |
| [答：Altera Expert] | 还需要从网络下载Nios2的评估版 https://www.altera.com/support/software /download/nios2/dnl-nios2.jsp | [2005-3-8 10:49:49] |
| [问：radeonlcl] | 我的指纹识别算法想移植到nios处理器上，需要做那些工作。如何确定使用片内ram或片外ram，如何确定ram容量。 | |
| [答：Altera Expert] | 你只需要设计一个FPGA硬件平台，在FPGA里面加上NIOS处理器，然后利用NIOS的development IDE平台加入你的指纹识别算法。根据IDE编译的大小（它要包含库函数及相关参数）来帮你选择使用片内还是片外的RAM.如果你的指纹识别算法中没有特殊的外部接口设备，可以在NIOS评估板上做相应的测试。 | [2005-3-8 10:50:26] |
| [问：xiaoxiaohe] | FPGA中的软核CPU的处理速度如何？有些什么接口？ | |
| [答：Altera Expert] | Nios的性能要看你选用了什么样的FPGA以及给它的配置如何，我们最快配置的软核处理器Nios II如果放置于Stratix II中，可以超过220 DMPIS的性能。它的常用接口包括串口，并口，定时器，DMA，SRAM,Flash Memory接口，SDRAM，DDR SDRAM，DDR2 SDRAM接口，SPI，LCD等 | [2005-3-8 10:50:31] |
| [问：sgwu] | 用FPGA开发的前期投入，我是指开发软件，IP许可等，各项许可证的综合费用是多少？NOISII的许可证是多少费用？ | |
| [答：Altera Expert] | The first thing you need is : development Kits ; it cost only USD295 to USD2495 ( depend on feature ) For the IP core charge, you can contact your local distributor. For production : A Nios II/e CPU core consumes as little as 35 cents of a Cyclone II device"s cost | [2005-3-8 10:51:14] |
| [问：willing] | 使用quartusII4.2中，创建一个工程，然后运行sopc builder，弹出对话框Create New System，输入System Name，并选择语言VHDL，出现can"t load system PTF错误，是什么问题？ | |
| [答：Altera Expert] | 这个一般都是因为Nios II SDK 和QuartusII安装的问题引起的，比如你系统中安装了不止一个的QuartusII版本等，最简单的方法就是卸载所有的QuartusII和Nios II SDK，重新安装一次 | [2005-3-8 10:52:21] |
| [问：gaohuijob] | niosII是否有PCI驱动，以太网驱动 | |
| [答：Altera Expert] | NIOSII有PCI驱动，以太网驱动。此外它还设计了很多常用的驱动。对于特殊外接设备的驱动，用户也可以通过定制的方式加入NIOSII中。 | [2005-3-8 10:52:53] |
| [问：buaafans] | 硬核cpu和软核cpu在速度上，功效，功耗等等方面上的区别？ | |
| [答：Altera Expert] | 硬核cpu看不同的型号,比如ARM9可以达到200M以上.NiosII可以达到200M以上.NiosII的功耗主要来自于FPGA,FPGA中可以做多个NIOS,加上其它逻辑功能,所以软核cpu更方便. | [2005-3-8 10:54:09] |
| [问：w7612] | 关于nios设计是否有完整的演示流程的文件 ？ | |
| [答：Altera Expert] | NiosII的user guide可以参考 | [2005-3-8 10:55:10] |
| [问：hustwang] | 我的NIOSII能配置成功也能DEBUG，有EPC control,配置芯片采用EPCS1，用MKBOARD生成的客户板下载后，程序不能运行？但仍然可以DEBUG，同时将quartus4.2生成的pof文件下载到EPC1S上后就可以运行 | |
| [答：Altera Expert] | 如果可以DEBUG但是不能运行，你可以用DEBUG的单步执行功能检查一下程序运行在什么地方就死了，应该是软件问题。具体你可以联系一下我们的工程师或代理的工程师，让他们帮助你解决一下。 | [2005-3-8 10:55:32] |
| [问：allenleewen] | 软核CPU是一个什么概念？ | |
| [答：Altera Expert] | Softcore CPU is a IP which can embedded a processors into a FPGA.The Nios II/e economy core is designed to implement the smallest possible processor core size. Max DMIPS is around 200. | [2005-3-8 10:55:57] |
| [问：flutter0423] | Nios3.0与NiosII在设计与功能上有什么具体区别吗？ | |
| [答：Altera Expert] | NiosII是我们新一代的NIOS核，概括地讲就是：CORE所占的面积更小而速度更快；还有就是在总线结构上有很大的优化；另外我们的开发环境也有了极大改善，现在是集成开发环境IDE.具体您可以登录http://www.altera.com.cn/technology /embedded/emb-index.html了解详情。 | [2005-3-8 10:56:14] |
| [问：kevinyang] | NiosII集成环境中的RTOS config 指的是什么RTOS? | |
| [答：Altera Expert] | IDE中集成的OS是uc/OSII | [2005-3-8 10:56:30] |
| [问：shixin] | 请问这款cpu最高频率可以跑到多少？ | |
| [答：Altera Expert] | Nios II在Stratix II中可以轻松达到180MHz以上的Fmax，性能超过了220DMPIS | [2005-3-8 10:56:36] |
| [问：hanggb] | niosii的开发包提供了什么操作系统，MAC核也有吗？免费吗 | |
| [答：Altera Expert] | niosii的开发包提供了操作系统:MicroC/OS-II,Nucleus Plus,μCLinux,KROS等.Altera 提供Ethernet MAC ,不是免费的. | [2005-3-8 10:57:55] |
| [问：flyingstone] | 如何去掉alt_sys_init 中的驱动模块初始化函数，它调用的ISR不是我想要的，计划在main中自己再添加。 | |
| [答：Altera Expert] | 你可以使用alt_main（）作为自己主程序的入口点，这样的话，他不会自己初始化任何外设，包括中断。 | [2005-3-8 10:58:00] |
| [问：jlvfeng] | NIOS市场定位如何？在32位处理器市场和ARM相比优劣如何？ | |
| [答：Altera Expert] | 使用Nios II处理器的用户可以根据他们的需要来调整嵌入式系统的特性、性能以及成本，快速使得产品推向市场，扩展产品的生命周期，并且避免处理器的更新换代。 把Nios II嵌入到Altera的Stratix? II、Stratix、Cyclone?和HardCopy?系列器件中，用户可以获得超过200 DMIPS的性能，而只需花费不到35美分的逻辑的资源。用户可以从三种处理器以及超过60个的IP核中选择所需要的，Nios II系统为用户提供了最基本的多功能性，设计师可以以此来创建一个最适合他们需求的嵌入式系统。 | [2005-3-8 10:59:18] |
| [问：hustwang] | Onchip_memory 生成的双端口RAM，怎么端口两边都连在CPU总线上，如何将一端口连到外部的IO上？ | |
| [答：Altera Expert] | 加入这个模块的时候，要选择port与Avalon总线的接口 | [2005-3-8 10:59:38] |
| [问：yangya] | 仅购买“ Nios II评估板 ”，使用Quartus web版,都在哪些方面有限制？ | |
| [答：Altera Expert] | Nios II评估板（应该是Nios开发板Nios II Dev Board）已经包含了一年的QuartusII license和Nios II 内核的license。除此之外你也可以使用Quartus Web版来开发Nios 系统，只是QuartusIIweb版不支持一些高密度的器件 | [2005-3-8 11:00:38] |
| [问：zhangzjwj] | 通过内置于FPGA中的软核CPU来加速嵌入式系统设计可以替代DSP来设计如傅立叶变换等数字滤波算法么？如果可以，如何实现？谢谢。 | |
| [答：Altera Expert] | 傅立叶变换等数字滤波算法(FIR),Altera提供FIR IP CORE,可以替代DSP来设计.Altera的Stratix/StratixII/CycloneII更提供了DSPBlock,可用于提高DSP性能. | [2005-3-8 11:01:02] |
| [问：niumanke] | 一个FPGA上实现多个处理器,相互之间的主辅关系为动态还是静态？ | |
| [答：Altera Expert] | 这个根据自己的应用，都可以的 | [2005-3-8 11:01:11] |
| [问：gaol] | Nios软核处理器总线传输模式， 另：可不可以用户自定义指令 | |
| [答：Altera Expert] | NIOS软核处理器的总线传输模式是Avalon Switch Fabric. 用户可以自定义指令，在NIOS和NIOSII中都可以定制. | [2005-3-8 11:01:43] |
| [问：flutter0423] | NIOS和普通cpu相比，散热量怎么样。 | |
| [答：Altera Expert] | Nios是软核CPU，散热量要取决于FPGA | [2005-3-8 11:02:54] |
| [问：huagel] | 请问altera fpga外接flash，是不是上电加载时一定要用cpld？可不可以直接从flash加载？ | |
| [答：Altera Expert] | 不一定要用CPLD，可以使用Altera的专用配置芯片，如EPC16，或EPCS等，如果使用Flash来加载FPGA，一般要使用一个CPLD来作为加载控制。 | [2005-3-8 11:06:10] |
| [问：kcgrid2004] | 请问你们的DSP BUILDER 的库都是用MATLAB的语言编的吗？ 哪个SIGNAL COMPILER 是怎么进行模块和VHDL的转化的，算法是什么啊？ 我没有问关于嵌入式系统设计，您能给我说说这个吗 | |
| [答：Altera Expert] | DSP Builder 是MATLAB和ＨＤＬ的一个桥梁，关于转换的算法，这个我们是不对外公开的 | [2005-3-8 11:06:18] |
| [问：woodyzq] | niosII 带的uCOS-II是免费的吗？为什么我装完后不能用？ | |
| [答：Altera Expert] | 是免费的. 安装Nios IDE后就可以使用。 | [2005-3-8 11:07:40] |
| [问：simon_ning]- | 请问：我用的是cyclone的FPGA，请问是不是一定要通过mk_target_board来生成自己的custom board？ | |
| [答：Altera Expert] | 如果是你自己开发的电路板，当然要用mk_target_board来生成自己的custom board。要不然IDE就不知道你自己板子上的FPGA是如何和Flash连接的，也就无法用IDE来program Flash memory了 | [2005-3-8 11:08:20] |
| [问：fpgadesign] | 请问:如何对用Quartus设计的硬件模块和在IDE中开发的软件模块进行测试?软件和硬件之后形成的系统又如何去测试?谢谢 | |
| [答：Altera Expert] | SOPC Builder可以产生ModelSim仿真模型，实现软硬件仿真 | [2005-3-8 11:08:43] |
| [问：wangyanqiben] | 用quaturs仿真后，有些警告错误，可以进行下载测试吗 | |
| [答：Altera Expert] | 有些警告是可以忽略的。 | [2005-3-8 11:08:47] |
| [问：boyfly] | 你们fpga中有没有将以太网mii接口处理为hdlc的硬核呀 | |
| [答：Altera Expert] | 目前没有这种现成的硬核 | [2005-3-8 11:08:58] |
| [问：fishyu] | 请问NIOS或NIOSII的用户自定义外设的接口设计，有没有比较好的设计方案一些实例可以参考，altera网站上的好像很少 | |
| [答：Altera Expert] | 我们有一些关于自定义外设的教程和参考设计，请和我们的工程师或代理的工程师联系。 | [2005-3-8 11:10:00] |
| [问：gaohuijob] | cycloneII只有乘法器，能替代TI5402等DSP器件，能否完成加法等 | |
| [答：Altera Expert] | Cyclone II中的乘法器其实是一个硬件实现的乘加器，所以可以完成加法，乘法，累加的运算，至于是否能替代TI5402，要看你的应用是什么了 | [2005-3-8 11:11:28] |
| [问：lvaqdz] | 1、请问软核cpu的含义是什么？是否能有像DSP一样的算术运算能力？ 2、这种带软核的fpga的价格一般为多少？ 3、它的稳定性和电磁兼容性如何？ 谢谢！ | |
| [答：Altera Expert] | １，软核cpu是指可配置的，因为它是可配置的，所以你能增加硬件来实现ＤＳＰ运算 ２，NIOSII可以在ALTERA所有的FPGA上实现，价格取决于你选用的FPGA 3, 稳定性和电磁兼容性都没有任何问题，许多客户都已采用我们的NIOSII | [2005-3-8 11:12:45] |
| [问：riple] | Can you explain DMIPS for us? I get confused about MIPS and DMIPS. | |
| [答：Altera Expert] | DMIPS是Dhrystone MIPS的简称，她是衡量RISC的一个综合指标，反映了一个处理器的吞吐能力。而MIPS反映的则是指令的执行速度。 | [2005-3-8 11:14:27] |
| [问：yfhy546] | 1，我的NIOS配置且编译成功，但不能run,debug,应注意那些问题？ 2. FPP 配置不成功，但根据用户手册由查不出问题，所有的功能单元都调试完毕，就剩下EPC8不能正常工作，通过JTAG可以向EPC8写*,pof文件，但config_done始终为低，如何检查？ | |
| [答：Altera Expert] | 问题可能在硬件的设计上，你可以联系我们代理的FAE帮你解决这个问题 | [2005-3-8 11:14:32] |
| [问：simon_ning] | sopc 软件如何评估NIOSII内核的运算能力，for example,多少MIPS！！ | |
| [答：Altera Expert] | NIOSII有三种，fast，standard,econnmy. in stratixII, the fast is about 220 DMIPS. the standard is about 120 DMIPS, and the economy is about 30 DMIPS. | [2005-3-8 11:14:40] |
| [问：Wizard] | 采用NiosII 设计网络应用的接口．最大能支持多快的速度． 如何实现，最方便快捷．．？ | |
| [答：Altera Expert] | NiosII提供, Lightweight IP TCP/IP Stack 能方便设计网络应用的接口,可以支持10/100M FE. | [2005-3-8 11:17:04] |
| [问：matao7926] | 如何更好的进行软硬协同设计？例如在dspbuilder平台上？ | |
| [答：Altera Expert] | 在SOPC Builder中建立好NIOS模块后，用IDE就可以很好的实现Nios2的软件设计和下载调试，很方便。 而DSPbuilder是嵌入到Matlab中的一个工具。 | [2005-3-8 11:17:19] |
| [问：DeanLeung] | 多个Nios II 软核构成的并行嵌入式操作系统的设计需要考虑哪些问题？ | |
| [答：Altera Expert] | 这个要看操作系统的支持，目前还没有一个操作系统同时支持多个NIOSII核 | [2005-3-8 11:19:02] |
| [问：liyongl66] | 三态电路如何进行仿真和实现？ | |
| [答：Altera Expert] | 可以使用Altera的TRI库. 或使用HDL语言来描述.Altera的三态电路是在I/O 部分实现的. | [2005-3-8 11:19:41] |
| [问：georgewuzz] | 我想问一下,在quartus中怎么来识别下载线的区别? | |
| [答：Altera Expert] | 在programmer中的hardware setup可以看到下载线的连接情况 | [2005-3-8 11:20:21] |
| [问：hxdzjk] | 请问在SOPC Builder中增加外围器件与在nios核中增加驱动程序的关系。 | |
| [答：Altera Expert] | 如在SOPC Builder中填加了某个外围器件，IDE系统会自动的加入相应的头文件及驱动程序。 | [2005-3-8 11:20:31] |
| [问：xiekunxian] | 使用软核CPU时有什么限制 | |
| [答：Altera Expert] | 要考虑FPGA的本身的问题，如容量，性能等 | [2005-3-8 11:21:43] |
| [问：6300609] | 是否能够提供支持DDR_RAM存取控制的AHDL程序源代码 | |
| [答：Altera Expert] | 我们的DDR Memory控制器是一个要收费的IP Core，但在Nios中使用可以是一个免费的外设，这个外设我们提供源代码的 | [2005-3-8 11:21:59] |
| [问：flutter0423] | nios i/o脚的电平，电气特性和其它硬核cpu一样吗，例如弱上拉等。 | |
| [答：Altera Expert] | nios i/o脚的电平，电气特性取决于FPGA芯片.Stratix/StratixII/CycloneII等都有弱上拉. | [2005-3-8 11:22:34] |
| [问：sybase2008] | 是否可以给我寄一份usb下载电缆的技术资料？ cloudwings76@163.com | |
| [答：Altera Expert] | 你可以在ALTERA的中文网站进行下载.或者与我们的各地方代理进行联系。 | [2005-3-8 11:22:38] |
| [问：riple] | Do you mean I can define hardware interfaces in SOPC Builder and automaticly get the software driver in Nios IDE? If not, I think this the point where you, enginners from Altera should improve. | |
| [答：Altera Expert] | Yes you can, but all the hardware interfaces which you used should be included in SOPC builder component library. | [2005-3-8 11:24:34] |
| [问：gaohuijob] | 做语音压缩G.726,推荐一款，单片能做多少路 | |
| [答：Altera Expert] | 不同的实现可能需要不同的资源，有一些IP提供商有这方面的IPCORE，资源的使用也不太一样 | [2005-3-8 11:24:57] |
| [问：gdrunk_g] | 请问在nios安装目录中有个small的小系统 里面有个onchip_ram.hex的文件 这个文件是在生成中 sopc的时候就要加载上去吗 还是通过串口输入运行 | |
| [答：Altera Expert] | 这个文件是由IDE生成的，在Quartus生成SOF文件时会加入到SOF文件中。系统工作时，配置完成后，内部RAM就已填充好了。 | [2005-3-8 11:25:32] |
| [问：huangsp] | 如果用其它型号的FLASH如何实现程序下载.具体如何改变HAL | |
| [答：Altera Expert] | 如果只是改变FLASH的型号，而不改变FLASH的类型，那么他们的下载方式不变，如果您把NOR FLASH改成了NAND的话，则需自己改变HAL，您可以参考NIOS II的开发手册。http://www.altera.com.cn/products/software /embedded/products/ide/emb-nios2_ide.html | [2005-3-8 11:25:45] |
| [问：tomljx] | 请问NIOS所支持的嵌入式操作系统的性能如何？适合做多大的项目？谢谢 | |
| [答：Altera Expert] | NIOS2最快可达到220DMIPS，并支持多种嵌入式操作系统 | [2005-3-8 11:26:04] |
| [问：flutter0423] | NIOS可以下载到其它公司的FPGA上吗 | |
| [答：Altera Expert] | 是不可以的,因为Nios是基于Altera器件来幵发的. | [2005-3-8 11:27:10] |
| [问：aman] | Altera的软核用的是什么总线，还支持其它总线吗 | |
| [答：Altera Expert] | NIOS软核用的是Avalan总线，它是一种相对简单的总线结构，主要用于连接片内处理器与外设。它是为SOPC环境设计的。 暂不支持其它总线。 | [2005-3-8 11:27:17] |
| [问：wyy_wx] | 一个关于程序存贮器的问题： 如果我的程序足够小，能否放在FPGA的配置PROM里，在上电时与FPGA配置同时加载？如果可以，对于不同的PROM，请估计一下能够加载多少byte的程序？在硬件设计前，如何知道PROM有足够空间加载我的程序？ | |
| [答：Altera Expert] | 可以。 可以在软件编译完后查看其产生的elf文件大小 | [2005-3-8 11:27:47] |
| [问：tomljx] | 请问NIOS开发中，如果所有的程序和操作系统代码都放在FLASH中，当系统运行后，这块FLASH还可做其它用吗？ | |
| [答：Altera Expert] | 完全可以，只要FLASH还有空间的话 | [2005-3-8 11:27:48] |
| [问：fpgadesign] | 请问使用SOPC Builder能够根据源文件直接生成可以在ModelSim上仿真的测试文件吗? 还是需要自己编写测试文件?谢谢 | |
| [答：Altera Expert] | 可以的，你不需要编写任何测试激励文件就可以在ModelSim中进行RTL仿真 | [2005-3-8 11:27:56] |
| [问：powerpcbao] | 请问Altera是否提供Avalon to pci bridge，有没有免费的core可以下载，哪里可以下的到，谢谢！ | |
| [答：Altera Expert] | 我们有一个这样的Core，不过不是免费的，你可以和我们的工程师或代理的工程师联系 | [2005-3-8 11:28:50] |
| [问：liubasten] | nios是否支持acex 1k这种比较老的芯片？如果不支持，请给出nios支持的芯片中与acex 1k同档次的芯片，谢谢！ | |
| [答：Altera Expert] | Nios可以支持，但是NiosII不行，你可以选用现在的Cyclone或cycloneII 芯片。 | [2005-3-8 11:29:33] |
| [问：zhhtian] | 在一个以ARM微处理器为核心的嵌入式系统中，采用FPGA能带来哪些好处？如何去做？ | |
| [答：Altera Expert] | 集成CPU和其它逻辑在同一FPGA芯片内，配置灵活，更新更方便 | [2005-3-8 11:29:57] |
| [问：wayeee] | 用户能否对软核进一步的面积（或速度）优化 | |
| [答：Altera Expert] | 不同的器件，占用的资源不同，速度也不同。可以从综合策略来优化。 | [2005-3-8 11:30:05] |
| [问：dumolin] | 根据一般的经验，如果IP核的复杂性改变，芯片的可能最高主频也会改变。那么基于NiosII的Cyclone芯片的最高主频是否取决于NiosII核的复杂性？我应该如何得出可以使用最高频率。 | |
| [答：Altera Expert] | 你说的很对，NIOS的最高主频换取决于你的实现，你可以用QuartusI工具编译来评估系统的最高频率 | [2005-3-8 11:30:26] |
| [问：xue_wen520] | 可否介绍一下AlTERA的FPGA中软核应用的一般流程是怎么样的? | |
| [答：Altera Expert] | 1)using SOPC Builder,Configure Processor 2)using SOPC Builder,Select & Configure Peripherals, IP 3)using SOPC Builder,Generate system 4)using QuartusII Synthesis & Fitter 5)using NIOSII IDE ,Software Development 6)Verification & Debug | [2005-3-8 11:30:26] |
| [问：caoliling] | 我在网上看到有关浮点数各种运算的包，那是可以通过综合直接应用到fpga中的吗 | |
| [答：Altera Expert] | 如果是可综合的代码,可以通过综合直接应用到fpga中 | [2005-3-8 11:31:24] |
| [问：zqy2000zqy] | ＳＯＰＣ ＢＵＩＬＤＥＲ生成的excalibur.h 在ＮＩＯＳ ＩＤＥ 项目里 怎么 加？ 我的很简单程序 老提示错误 谢谢 | |
| [答：Altera Expert] | 首先，只有Nios II才可以使用IDE来开发软件，但SOPC builder生成的Nios II系统并不包括excalibur.h，如果在Nios IDE中编程，应该包含的头文件是system.h | [2005-3-8 11:31:38] |
| [问：zhuhengliang] | 我想用EP2C8开发含有CPU、RAM、RS-232、I2C、GPIO等功能的处理器，请问需要怎样的NIO2软硬件开发设备？ | |
| [答：Altera Expert] | 软件：Quartus4.2 NiosII IDE1.1； 硬件：NiosII demo（1c20 或者说1c12,目前还没有2c的) 板 或自己的用户板。 | [2005-3-8 11:32:38] |
| [问：tsonly] | avalon从端口与自定义外围设备的接口的地址宽度最大为多少? | |
| [答：Altera Expert] | Avalon总线有32bit的地址线，寻址空间4G，你可以认识使用这些空间，只要和其它外设没有冲突就可以 | [2005-3-8 11:32:53] |
| [问：shixin] | 可不可以在apex200ke的芯片里嵌入ucosII?谢谢！ | |
| [答：Altera Expert] | 可以，但是我们建议采用比较新的FPGA系列，如Cyclone和Stratix，性价比更好 | [2005-3-8 11:32:58] |
| [问：hustudio] | 像fft这样的运算需要大量的寄存器，怎样设计能减少寄存器的使用 | |
| [答：Altera Expert] | 你可以利用FPGA的Memory来减少寄存器的使用 | [2005-3-8 11:33:54] |
| [问：simon_ning] | 请问我要用epcs1来用AS配置时候，是不是一定要加EPCSCONTROL?? 还有ASMI 与EPCSCONTROL interface 接口关系如何？能不能在一个board里面同时加载这两个模块呢？ | |
| [答：Altera Expert] | 不一定，只有在Nios系统中你想自己来存取EPCS器件，才需要加EPCS Controller。ASMI block 其实就是EPCS Controller interface。只不过后者把ASMI Block封装成了一个Nios 的外设。不能同时加载这两个模块 | [2005-3-8 11:35:10] |
| [问：ypuilee] | Does Nios cpu need any M4K Ram block ? | |
| [答：Altera Expert] | 如果配置Nios时选取了缓存空间，则需要调用片内RAM | [2005-3-8 11:35:31] |
| [问：mollyzhang1978] | nios 可以用verilog HDL来写代码吗？ | |
| [答：Altera Expert] | 您要对NIOS写什么代码，如果是用户指令扩展，那您可以用Verilog,VHDL,AHDL,原理图。如果是nios的软件，IDE支持C/C++,NIOS汇编。 | [2005-3-8 11:35:57] |
| [问：DeanLeung] | 我做图像处理用什么样的推荐配置比较好？例如网络视频摄像机方案；是不是可以不用额外的DSP和MCU？ | |
| [答：Altera Expert] | 你可以用StratixII或是CycloneII，这些器件本身都带有DSP Block，再和NIOSII结合使用，不用再用其它的DSP或MCU | [2005-3-8 11:36:42] |
| [问：riple] | 我用ModelSim 进行过NIos cpu的软硬件仿真。我想知道如何在ModelSim 仿真时加入断点，是否可以加入硬件断点？ | |
| [答：Altera Expert] | 在ModelSim仿真时也是可以加入断点的，但是这个断点只能是硬件逻辑上的，你无法象在IDE调试程序一样加入断点 | [2005-3-8 11:37:58] |
| [问：OneWind] | 请问如果采用FPGA中的软核CPU设计嵌入式系统，系统成本会增加吗? | |
| [答：Altera Expert] | 成本是否增加要看你的设计和应用了 | [2005-3-8 11:38:36] |
| [问：hxdzjk] | 请问：如何在sopc builder中增加外围设备并并在niosII中使用呢？谢谢！ | |
| [答：Altera Expert] | 您好，你的问题不具体，不能用几句话回答您。向您推荐一本资料：《基于FPGA的嵌入式系统设计》， 西电出版的。 | [2005-3-8 11:39:22] |
| [问：yangya] | 怎样理解不用担心产品停产的问题？ | |
| [答：Altera Expert] | 如果某一款FPGA停产了，你的Nios系统可以平滑的移植到更高性能的FPGA上，你不需要做什么改动 | [2005-3-8 11:39:45] |
| [问：silverhawk] | 请问altera公司在解决FPGA耗能方面有没有什么特别的举措？ | |
| [答：Altera Expert] | 有 | [2005-3-8 11:40:16] |
| [问：gameren] | 对于一个还没使用过软核的嵌入系统工程，应怎样快速掌握软核CPU的运用？ | |
| [答：Altera Expert] | 可以先做一个小的例子，掌握设计的流程。然后再根据自己的需要，设计几个外设处理程序。最快的方式是购买一个评估板，根据提供的例子用几次，会让你事半功倍。你还可以于我们代理FAE联系，获取最新的技术支持。 | [2005-3-8 11:40:18] |
| [问：hxdzjk] | 请问：在NIOSII中使用linux操作系统时，是不是只能使用usb blaster下载线呢？能否提供usb blaster的原理图？谢谢！ | |
| [答：Altera Expert] | Byte blaster II 也可以用，可向代理商购买。 | [2005-3-8 11:40:48] |
| [问：liufr] | 如果要用ALTERA提供的DSP块，是否必须安装MATLAB软件? | |
| [答：Altera Expert] | 不必须,用QII软件即可以. | [2005-3-8 11:40:57] |
| [问：kevinyang] | NiosII 软核是如何启动的？ | |
| [答：Altera Expert] | 系统上电后，PROM开始配置FPGA，配置成功后，接口电路开始读入指令，PC从复位地址开始执行指令。这个复位地址用户可以任意指定。 | [2005-3-8 11:41:19] |
| [问：cycwang] | NoisII最高run到200M，能和目前市场上流行的ARM系列、MIPS系列等作一个比较吗？说明在StratixII中NiosII可以达到什么样的性能 | |
| [答：Altera Expert] | NiosII在StratixII中可以达到220DMIPS | [2005-3-8 11:41:43] |
| [问：ljiangf] | 软核的稳定性、可靠性怎么样？ | |
| [答：Altera Expert] | 我们的软核都是经过大量测试和验证的，稳定性和可靠性都非常好，许多客户都有成功的应用 | [2005-3-8 11:41:52] |
| [问：liulinquan] | 我又1C20的Nios开发板，能在该板上运行Nio2吗？Nios2软核如何获得？ | |
| [答：Altera Expert] | 没有问题，你可以运行NIOSII。你如果是从代理购买的开发板，就可以直接与他们联系。或者从网上直接下载也可以。 | [2005-3-8 11:41:53] |
| [问：shixin] | 我要在系统中加入一个usb模块，请问需不需要加额外的时钟？谢谢！ | |
| [答：Altera Expert] | 如果只是接外部的USB controller，可以不需时钟，只用NIOS的系统时钟。 | [2005-3-8 11:43:27] |
| [问：flyingstone] | alarm timer 启动后一直在不停产生中断，停止它的指令得不到执行怎么办？ | |
| [答：Altera Expert] | 您的timer要配置成“可软件配置的”。 | [2005-3-8 11:44:27] |
| [问：sszhou] | F10k10片内是否有存储器，容量有多大 | |
| [答：Altera Expert] | 6144bit,这是一个比较老的型号，建议您用CYCLONE系列的器件。您可以登录www.altera.com.cn查询详细信息 | [2005-3-8 11:44:45] |
| [问：kevinyang] | NiosII的代码如何储存，下载？ | |
| [答：Altera Expert] | 代码可通过JTAG UART下载到RAM中运行和调试。 在产品定型后，可以保存到外部FLASH或FPGA配置芯片中 | [2005-3-8 11:45:52] |
| [问：ljiangf] | ALTERA的软核CPU指令系统是一种全新的系统，还是和现有的某种指令系统兼容？ | |
| [答：Altera Expert] | 是ALTERA公司的指令集，区别于其它指令集。她的集成开发环境IDE支持C/C++. | [2005-3-8 11:46:07] |
| [问：firstsinger] | 如果FLASH中的程序和数据掉电后，短时间不丢，时间长后丢失，是不是软件BUG造成的？谢谢 | |
| [答：Altera Expert] | 应该是FLASH的问题 | [2005-3-8 11:46:39] |
| [问：qlyhao] | 初学者，不太明白用户指令和用户逻辑之间的关系以及他们独立的定义？ | |
| [答：Altera Expert] | 在altera的NIOS中，用户可以在指令系统中增加用户自定义指令，以增强对实时软件算法的处理能力。用户自定义指令可以通过单周期或者多周期操作来完成负责的逻辑处理任务。采用用户指令，可以把一个复杂的标准指令序列简化为一条用硬件实现的单个指令。 | [2005-3-8 11:47:41] |
| [问：flutter0423] | altera的芯片能嵌入其它cpu核吗，如arm？ | |
| [答：Altera Expert] | 可以，如果你能拿到可编译的源码或网表 | [2005-3-8 11:48:16] |
| [问：jlvfeng] | 请问在Nios II上能运行uClinux/Liunx吗？ | |
| [答：Altera Expert] | 可以 | [2005-3-8 11:48:45] |
| [问：kkwd] | FPGA软核软件开发都支持什么语言？ | |
| [答：Altera Expert] | C、C++和汇编 | [2005-3-8 11:48:47] |
| [问：kkwd] | 这个系统和现在流行的ARM核有什么区别？ | |
| [答：Altera Expert] | 主要的区别在于其软核的特性，可以根据用户的需求配置 | [2005-3-8 11:50:15] |
| [问：yhchang0619] | 请问那里有RTOS for NIOS 的范例可以下载测试呢? | |
| [答：Altera Expert] | 你可以在这个网址上查找一下：www.niosforum.com 它是Nios Forum Hosted by Microtronix | [2005-3-8 11:50:53] |
| [问：riple] | 如果我设计了两个NIOS cpu 在同一片FPGA 内，我是否可以同时对两个cpu进行调试？NIOS IDE 是否提供这种功能？是否可以在ModelSim中对二者间的通讯进行软硬件协同仿真？ | |
| [答：Altera Expert] | 可以，IDE支持对多CPU系统的调试，您有多个，就打开多个窗口。也可以分别调试。可以在modelsim进行这样的仿真 | [2005-3-8 11:51:01] |
| [问：flutter0423] | ucos是以软件形式嵌入NIOS的，还是连同NIOS一起下载的 | |
| [答：Altera Expert] | 它是以软件形式嵌入的。 | [2005-3-8 11:51:47] |
| [问：mollyzhang1978] | nios 2可以用verilog HDL来编程吗？ | |
| [答：Altera Expert] | 如果是对nios的软件开发，IDE支持C/C++。如果是对niosII进行用户指令扩展，则可以用verilog hdl,vhdl,ahdl,原理图来进行模块的设计。 | [2005-3-8 11:53:31] |
| [问：xiaofei1980] | nios编辑，配置都可以用quartus II完成么？还是必须有其它的专门的软件 | |
| [答：Altera Expert] | 在QII中使用SOPC builder可以进行对NIOS的编辑和配置。NIOSII还推出NIOSII IDE,用于对NIOSII上的软件开发 | [2005-3-8 11:53:33] |
| [问：xiekunxian] | 软核cpu可以用户自己改变吗 | |
| [答：Altera Expert] | 可以在SOPC Builder中配置 | [2005-3-8 11:54:57] |
| [问：Yangwh] | NIOS开发板何处卖？多少钱？ | |
| [答：Altera Expert] | For NIOS开发板 buying ; you can contact your local distributor ; you can refer to : http://www.altera.com/corporate/contact /sales/intl_distis/con-int_distis.html#D-China | [2005-3-8 11:55:40] |
| [问：flutter0423] | 在一个芯片中嵌入两个或多个NIOS核，行吗？对芯片有什么要求？下载程序怎么办？ | |
| [答：Altera Expert] | 如果您所选的芯片容量足够，是可以嵌入多个NIOS核。程序可以分别下载。 | [2005-3-8 11:56:04] |
| [问：qcjynu] | 在fpga/cpld设计流程中，可以不要原理图的输入吗？ | |
| [答：Altera Expert] | 可以，其实一些大的设计，通常采用的都是文本的方式，如Verilog,vhdl. | [2005-3-8 11:57:23] |
| [问：yufu559] | license setup/ licensed AMPP/MeqaCore functions里是空的，如何才能有 | |
| [答：Altera Expert] | 您的license是一个无效的license，您可以跟您购买软件的代理商联系！ | [2005-3-8 11:59:19] |
| [问：kevinleez] | 我一直有用altera的EP1C3..可是我对NIOS不是很熟悉,现在公司有这个想法要上nios,所以我要了解这方面的信息.我听说EP1C3也可以上NIOS.但是是最少资源的.有入门级别的资料吗?谢谢. | |
| [答：Altera Expert] | EP1C3可以上NIOS,给你一个联系方式13817586053 | [2005-3-8 12:01:10] |
| [问：wuhanlt] | 关于nios的指令集是怎样的？ 特点？ | |
| [答：Altera Expert] | 32bit RISC | [2005-3-8 12:01:34] |
| [问：shaohaitao2] | 用MegaWizard Plug生成2K Byte的FIFO或ALTSYNCRAM（dualRAM），（FPGA：Cyclone，EP1C6），发现fifo或双端口RAM的最后两个地址单元的数据，写入/读出不正确。写入和读出fifo或双端口RAM的过程是异步的，即：写入fifo或双端口RAM时，不会读取其中的数据。为什么有这现象？ | |
| [答：Altera Expert] | 这个应该不会出现，你应该仔细检查你对FIFO的操作是否规范，可以参考我们的fifo方面的Application Notes | [2005-3-8 12:49:54] |
| [问：gaohuijob] | 如果用FPGA做单片机，PCI接口能否下挂硬盘设备 | |
| [答：Altera Expert] | 你可以做一个IDE到PCI的桥接，用nios来控制 | [2005-3-8 12:52:18] |
| [问：w7612] | 有没有好的方法实时观察nios cpu运行时的状态。 | |
| [答：Altera Expert] | 在NIOS IDE环境下可以查看到很多nios CPU的状态信息 | [2005-3-8 12:53:45] |
| 非在线问答： | ||
| [问：] | software+hardware中，能再详细介绍一下software and hardware吗？ | |
| [答：] | 一俩句话说不清，需要的话可以和我们的工程师联系，让她详细给你介绍。 | |
| [问：] | 请问，如果做一个静态图像处理系统，用软件进行数据处理性能如何？是否需要加入dsp呢？ | |
| [答：] | 用软件处理性能不会很好，你可以使用FPGA里面的硬件乘法器（DSP BLOCK)。 | |
| [问：] | 请问，有没有IP开发的资料，当然，有实例的最好 | |
| [答：] | 有，你可以在ALTERA网站上下载。http://www.altera.com/support/ip/ips-index.html | |
| [问：] | NIOSII编译时如果加上uc/osII,一般情况下最终代码将会增加多少？ | |
| [答：] | code＋data最多会增加25K | |
| [问：] | 您好，您认为加速嵌入式系统设计会给当前的嵌入式设计带来哪些影响？对于将来的市场又会有哪些影响？谢谢！ | |
| [答：] | 嵌入式系统有更高的集成度，应该是一个发展的趋势。 | |
| [问：] | niosII的开发软件是QuartusII吗？ | |
| [答：] | QII是NiosII开发的平台，软件调试是用IDE。 | |
| [问：] | nios在开发的过程中受干扰严重吗？ | |
| [答：] | 你的干扰是指什么？他是一个嵌入在FPGA中的软核。 | |
| [问：] | NIOS开发板的价格？ | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | 请问，我如何能申请样板？ | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | NIOS开发板在什么地方卖,要多少钱? | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | stratixII系列的价格能否介绍一下 | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | fpga在中国的发展将会怎么样? | |
| [答：] | FPGA已经一种趋势，应该会应用越来越广泛。 | |
| [问：] | 您介绍的CPU最大速度是多少？ | |
| [答：] | 200MIPS | |
| [问：] | MAX2系列的jtag转换器在quartus2 的哪个版本里有？ | |
| [答：] | 最新版本是QII4.2＋SP1 | |
| [问：] | FPGA是什么东西？它与PLC有什么相关性？所谓软核CPU是什么？采用你们的带内置软核CPU的FPGA可以实现独立的具有整体性的小型工控系统吗？ | |
| [答：] | FPGA是现场可编程逻辑器件。Nios是嵌入在FPGA中的CPU。 | |
| [问：] | 哪款FPGA器件适合工业控制、现场仪表应用？ | |
| [答：] | 可以选用ALTERA最新推出的Cyclone II. | |
| [问：] | 能否嵌入其它处理器，例如MCS51 | |
| [答：] | 可以。 | |
| [问：] | 1.NIOS II相对于NIOS I有何优点？ 2.对于一个熟练的硬件工程师（开发过CYCLONE系列）来说，掌握NIOS II的软件开发容易吗，还是要专门的软件开发人员？ | |
| [答：] | NiosII有三种模式，资源更少，速度更快。NiosII支持C，C++，应该说是比较容易掌握的。 | |
| [问：] | 请问dmips和mips有啥区别 | |
| [答：] | d：专门的指令集。 | |
| [问：] | 请问：利用NIOSII用户自定义逻辑，通过DMA和片外设（USB控制器）进行通讯要注意哪些问题？希望能解答！谢谢！ | |
| [答：] | DMA必须挂在avalon总线与usb进行通讯。 | |
| [问：] | License Setup 里的Licensed AMPP/MeqaCore functions里没有东西，我的软件是代理商提供的，怎么办 | |
| [答：] | 是没有东西的。 | |
| [问：] | NIOS ii 是否适合用在工业场合？一般使用环境比较恶劣 | |
| [答：] | 这个跟器件有关系，Nios在工业上应用很广泛。 | |
| [问：] | 请问，对于niosII软件开发用ide除了 效率较高外，还有什么其它的优势吗？ide编译出的文件比命令行方式大很多，请问这是不是它的缺点。 | |
| [答：] | 可以支持标准C。并不是缺点，只是把地层的驱动程序全部编译，不需要自己开发 | |
| [问：] | 请问，贵公司什么时候出quartus5.0？ | |
| [答：] | 5，6月 | |
| [问：] | 请问NIOS II和NIOS相比，有何变化和改进。 | |
| [答：] | 占用更少的LE,性能也得到了高多的提高。而且NiosII有三种模式供选择。 | |
| [问：] | 嵌入式系统设计中涉及的软件都是免费的吗？ 有没有相应的中文设计参考或其它资料？ | |
| [答：] | 基本上可以说都是免费的，具体资料你可以到ALTERA网站上下载。 | |
| [问：] | FPGA这么贵，而单片机这么便宜，为什么FPGA软核CPU还会存在？有发展的必要吗？ | |
| [答：] | FPGA中不但可以有软核cpu，还可以有FPGA的设计，还可以有RAM，DSP，而且SOC是一个发展趋势。 | |
| [问：] | If I designed 2 Nios in my FPGA, can I debug both of them in the IDE at the same time? I want to inspect the communication of the twin CPU. | |
| [答：] | 可以通过IDE对同一个project中的2个CPU进行调试。 | |
| [问：] | 简单有效的介绍一下内置于FPGA中的软核开发的主要过程和方法？ | |
| [答：] | 在QII中完成Nios II硬件部分的开发，可以在IDE中完成软件的调试等。 | |
| [问：] | FPGA的memory等的可扩展性怎么样？ | |
| [答：] | 支持常用的memory接口 | |
| [问：] | Where can I get the copy of your presentation slides? | |
| [答：] | You can visit ChinaECnet to view the arichive. We will not distribute the presentation file directly | |
| [问：] | IDE开发环境那儿从可以得到？ | |
| [答：] | 安装了NiosII之后就有IDE了 | |
| [问：] | Nios II SDK购买大约需要多少人民币？如何购买？ | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | Nios的开发平台如何可以得到？需要购买吗？How much？ | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | NIOSII的开发难度要比arm的开发难度大很多，开发成本也要加入到产品的成本中去，这样看来NIOS产品的成本就并不低了啊 | |
| [答：] | Nios II 本身是免专利费的，所以成本能节省不少。 | |
| [问：] | 还有我想在线调试软件时，通过什么方式能知道软件状态，是否可以通过JTAG口观察到 | |
| [答：] | 你可以通过JTAG UART观察到。 | |
| [问：] | 和nios接口标准是公开，免费的么？ | |
| [答：] | Nios 可以免费使用 | |
| [问：] | 1.是否原来ALTERA的 开发软件还能用。或者用什么？ 2。内嵌CPU的功能？ | |
| [答：] | 可以用QII＋Nios II开发 | |
| [问：] | NIOS2上能移植那些OS呀？ | |
| [答：] | 9种，包括uclinux，KROS RTOS | |
| [问：] | NIOS2在高端能做什么应用呀？比如，MP4 | |
| [答：] | 可以做MP4 | |
| [问：] | 可否申请样片 | |
| [答：] | 可以。 | |
| [问：] | 请问:FPGA与SOPC是什么关系,可不可以说SOPC是一种在FPGA上实现的一种技术,因为具有SOPC技术的芯片都是FPGA,可以这样说么? | |
| [答：] | 可以这么说，在FPGA上实现一个开发的系统就称为SOPC。 | |
| [问：] | CPU 配置环境是哪种如何配置 | |
| [答：] | 通过QII的sopc builder对NiosII进行配置 | |
| [问：] | 请问，贵公司有没有开发针对车用/车载系统的FPGA器件，有没有这方面的产品？ | |
| [答：] | 有。 | |
| [问：] | 请问NIOS的开发板价格是多少？ | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | altera芯片是否有集成AD/DA等模拟外设的，是否能通过NIOS控制？ | |
| [答：] | 没有。 | |
| [问：] | niosII在设计方法上与Nios3.0是否相同，在nios3.0中的设计能否在NiosII上运行 | |
| [答：] | 设计方法基本相同。但是NiosII向下不兼容。 | |
| [问：] | 桥接接口的设计与一般外围自定义外围设备的设计有区别吗？ 请您做一下说明. | |
| [答：] | 可以把自定义的外围设备挂在avalon总线上面 | |
| [问：] | fpga一般也只是适合中小规模的集成电路设计，在大规模设计中asic依然是主流。那么从长远角度看，fpga是不是最终也是作为asic设计的一个前期验证的过程呢？ | |
| [答：] | altera推出了结构化asic，hardcopy和hardcopyII。而且已经有很多成功的例子了。 | |
| [问：] | 请问NIOS支持RTOS吗？ | |
| [答：] | 支持。 | |
| [问：] | whether the source code of NIOS is opened to public? | |
| [答：] | 不公开 | |
| [问：] | USB 的IPcore 是否free,是否支持host 模式！ | |
| [答：] | 需要付费的。支持的程度也看付费程度。 | |
| [问：] | Nios 和DSP Builder有什么区别？ | |
| [答：] | Nios是一种处理器软核，DSP Builder是一种DSP的开发工具。 | |
| [问：] | cpu软核的数据存贮器可以用FPGA中的ram块，那程序存贮器用什么？是用片内资源还是用片外资源？ | |
| [答：] | 那就需要看你的程序有多大 | |
| [问：] | 请问cycloneII中的乘法器与STRATIX中的dsp快有何区别？他们 | |
| [答：] | cycloneII中的DSP只能做成18X18的 | |
| [问：] | 你们最便宜的开发板quartusii多少钱? | |
| [答：] | 可以到altera的网站上查询。 | |
| [问：] | FPGA中嵌入德CPU内核的工作情况是怎样的，与ARM处理器内核有何不同之处？谢谢！ | |
| [答：] | Nios 是软核，ARM是硬核 | |
| [问：] | FPGA的价格多少？如何购买？ | |
| [答：] | 请与代理商联系 http://www.altera.com.cn/corporate /contact/con-index.html | |
| [问：] | Nios II 与 Power PC相比，谁的功能更强大些 | |
| [答：] | Nios II 是软核，使用灵活，PowerPC是硬核 | |
| [问：] | What is uCOS-II | |
| [答：] | 一种RTOS | |
中电网官方微博
