|
主题：如何令逻辑设计在新一代CPLD中尽显优势 |
| 在线问答： |
| [问：nancyning] |
请问专家：Quartus?
II正版软件是否支持VHDL和Verilog？Quartus?
II支持的Altera具体器件系列是哪些？能否有办法支持所有的Altera系列的PLD器件？ |
| [答：Emma] |
支持的，如果要求支持ALTERA的全部器件，建议你购买ALTERA的正版软件。 |
[2004-5-25 10:20:16] |
| [问：pangluck] |
Quartus? II如何与matlab进行连接？ |
| [答：Emma] |
请参考QUARTUS II 4.0的HandBook，在Altera网站上下载 |
[2004-5-25 10:22:19] |
| [问：jeansong] |
新版本的QuartusII软件中将MaxPlusII集成到其中，不知集成到新版本中的MaxPlusII和原先单独的MaxPlusII有什么差别？谢谢！ |
| [答：Emma] |
并不是把MaxplusII集成到中间，只是提供了maxplusII的界面！ |
[2004-5-25 10:23:36] |
| [主持人：ChinaECNet] |
我们已经进入问答阶段如果听众想重温演讲或内容可以点击下面“回顾演示”重看演讲。 |
[2004-5-25 10:25:21] |
| [问：iris66] |
怎样的电路设计适合用CPLD，怎样的电路设计适合用FPGA？ |
| [答：Duke] |
CPLD适合组合电路和需要I/O扩展的电路,FPGA适合复杂的时序电路以及SOPC方面应用, |
[2004-5-25 10:35:15] |
| [问：ljiangf] |
我以前用的F10K10的芯片，用MAXPLUS2下载，现在QUARTUS2能否支持 |
| [答：Emma] |
是的，QuartusII是可以支持的！只是在win2K or win xp的操作系统下面需要安装下载电缆的驱动程序！ |
[2004-5-25 10:39:52] |
| [问：xiong
shoufen] |
你好，我要做一个mcu的
fpga,大概10000门左右，我想请问，我应该用哪个公司的产品做fpga
,你能跟我比较一下做fpga的几个公司的产品么？谢谢了 |
| [答：ARobin] |
目前业界的FPGA资源普遍不再采用门来做计量单位，如Altera以逻辑单元（LE）来计量，不过估计你这个MCU在1000个逻辑单元左右，可以采用Altera公司高性价比的Cyclone系列器件来实现，EP1C3即可。 |
[2004-5-25 10:40:03] |
| [问：findme] |
有消息说MAXII系列基于FLASH工艺的产品，是否属实？其抗电磁干扰性能如何？ |
| [答：Dawson] |
MAXII不是基于FLASH工艺。关于电磁干扰,Altera完全符合相关标准，你可参看http://www.altera.com/literature/rr/rr.pdf |
[2004-5-25 10:43:03] |
| [问：gk.h] |
max ii的容量目前比较常用的有多少宏单元？ |
| [答：Susan] |
The typical Macrocells range for MAX II is from 192 MC to 1700
MC. We have EPM240, EPM570, EPM1270 and EPM2210 four density
devices. You may choose any density that is fit your
design. |
[2004-5-25 10:43:21] |
| [问：ROSSITSAI] |
MAX II 是以LUT 來做計算
，請問要如何換轉為 傳統CPLD MICROCELL |
| [答：ARobin] |
粗略的换算公式为：1个LE ＝ 0.78个宏单元 |
[2004-5-25 10:44:18] |
| [问：qiwanchen] |
MAX II中的flash容量有多大 |
| [答：Emma] |
User flash memory 是 8，192bit！ |
[2004-5-25 10:44:39] |
| [问：hcsb] |
通常来说，原理图、语言或者其他输入方式哪个能更好的发挥CPLD的效率呢？ |
| [答：CRobin] |
这要看设计的复杂程度原理图有比较好的综合效率，但是对复杂的时序的描述，如状态机或者PCI的接口逻辑，比较困难。语言输入是较大的设计的首选，这种方式容易对复杂时序建模。常用的方法是将原理图描述和语言描述结合起来。 |
[2004-5-25 10:45:14] |
| [问：kennypan] |
512个宏单元以下，LE结构和MC结构的CPLD价格相比，ALTERA有多大的优势？ |
| [答：Susan] |
Compare with MAX II (LE) and MAX (MC) devices, MAX II has
advantage of 1/2 the cost, 1/10th the ppower consumption, 2X performace
increase and 4X desntiy increase. |
[2004-5-25 10:45:28] |
| [问：marktang] |
新的CPLD功耗已经有了很大的改善,静态功耗只有2mA左右,但对于手持式产品还是大了一些,最好是到uA级。不知有无计划出来这样的新品，以便可以应用到手持产品领域。 |
| [答：Mark] |
对于手持设备最好的节电方式是在静态时将cpld一类的器件关电，这样静态功耗为0，新cpld支持这种节电方式。 |
[2004-5-25 10:47:07] |
| [问：jinhuxi] |
我的CPLD通过一个USB的接口芯片与PC机连接。USB与CPLD连1条8位的数据总线，我的VHDL程序里要求该总线上出现一个十六进制数，请问我的总线上应该从USB上接受一个什么格式的数据，是十六进制还是十进制？CPLD能自动识别吗？ |
| [答：ARobin] |
数据格式不是问题，主要看USB接口芯片来的数据是什么格式，CPLD内的设计可以灵活地处理接收的数据，无论什么格式。 |
[2004-5-25 10:48:30] |
| [问：wang
lei_0423] |
我需要的波形是CCD1206的驱动电路输出的4个波形,有一对正反的脉冲,还有一个脉冲是这对脉冲的2分频,谁能告诉我我该怎么做啊?? |
| [答：Mark] |
使用两个简单的单比特计数器就可以了 |
[2004-5-25 10:48:44] |
| [问：gk.h] |
max ii
cpld目前销售的芯片中容量最大为多少？可运行的最高时钟是多少M? |
| [答：Duke] |
2210 LE , 最高时钟为304M, 在16BIT 记数器 |
[2004-5-25 10:49:30] |
| [问：timorthy] |
在使用muxplus的时候，并不需要附加一些时序的约束，而到quartus中却要添加，为什么？ |
| [答：Dawson] |
在MaxplusII中并不是不需要加时序约束，在做PLD设计中，时序约束很重要；最好是每个设计都加上你的约束，这样软件才会按照你的要求去综合和布局
布线 |
[2004-5-25 10:49:38] |
| [问：张振坤] |
什么是用户闪存？和一般的闪存在功能上和结构上有何不同？ |
| [答：ARobin] |
在MAXii器件内我们内置了一块FLASH存储器，用于存储配置数据和其他用户数据，用户可以直接访问，功能和结构和一般的闪存没什么不同。 |
[2004-5-25 10:50:38] |
| [问：samire] |
MAX II的设计方法和FPGA有何不同? |
| [答：Dawson] |
他们的设计方法大致相同，区别在于内部的资源不同而已。 |
[2004-5-25 10:50:38] |
| [问：谢文志] |
Quartuns
II中有那些第三方的软件可利用?能否详细介绍第三方的软件和它的用途?在那里可以找到? |
| [答：Emma] |
QuartusII中可以支持第三方的综合工具和仿真工具。综合工具常用的是，synplify,FPGA
compiler,leonardospectrum等，用户可以通过综合工具把HDL代码综合生成网表文件。仿真工具常用的是modelsim, VCS
等，用户可以使用仿真工具进行功能仿真或时序仿真！在altera网站（https://www.altera.com/support/software/download/sof-download_center.html）可以下载到modelsim
for altera！ |
[2004-5-25 10:50:47] |
| [问：ROSSITSAI] |
請問是可以在同一個PROJECT混合VHDL
和VERILOG設計嗎 |
| [答：Dawson] |
可以，这是QuartusII的一个基本功能。 |
[2004-5-25 10:51:12] |
| [问：zhang
441326] |
逻辑设计中的信号干扰怎样处理？ |
| [答：ARobin] |
芯片内的毛刺干扰可以通过同步设计来消除。 |
[2004-5-25 10:51:23] |
| [问：kw
qiang_2000] |
双向数据总线仿真时老是发生竞争，如何解决？ |
| [答：Mark] |
您是使用什么仿真工具？另这个问题与代码习惯有关，在总线上不做操作时输出高阻，不要一直占据总线。 |
[2004-5-25 10:51:31] |
| [问：yuanjie] |
我在原来的工作中使用过MaxPlusII，我想询问Quartus?
II与MaxPlusII相比有哪些不同，有哪些更优越的地方？谢谢 |
| [答：Duke] |
QuartusII支持更多的ALtera器件，功能更加强大，编译综合速度和效果更好 |
[2004-5-25 10:51:44] |
| [问：chenbin002] |
请问与matlab相连需要什么特殊的转换器吗？ |
| [答：Dawson] |
需要Altera的SOPC BUILDER |
[2004-5-25 10:52:14] |
| [问：qin] |
能否详细介绍MAX
II中所用的LUT架构?它和一般的CPLD有何不同和优点? |
| [答：ARobin] |
请访问www.altera.com获取详细的MAXII数据手册。 |
[2004-5-25 10:52:34] |
| [问：whynotbupt] |
我以前使用MAXPLUSII作开发的，请问现在的QuartusII是不是支持所有的Altera器件? |
| [答：Susan] |
Yes. QII V4.0 supports all Altera devices except some of
old devices. Please check with Quraturs II infomration at
www.altera.com or contact Altera distributors. |
[2004-5-25 10:53:17] |
| [问：谢文志] |
MAX
II中提供那些关于时钟方面的功能？最高频率能达到多高？最多可实现几种时钟？ |
| [答：Duke] |
MAXII提供4个全局时钟输入，最高频率304MHZIO都可以作为时钟应用 |
[2004-5-25 10:54:43] |
| [问：cying99] |
CPLD与FPGA的最主要区别是什么,可否互换使用? |
| [答：Mark] |
最主要的区别在于上电时是否需要加载，即非易失性。cpld与fpga在一些应用中可以互换使用，但必须注意如果互换的话必须修改pcb单板 |
[2004-5-25 10:55:35] |
| [问：谢文志] |
用Quartuns II
V4.0软件在CPLD中能实现那些IP? |
| [答：Emma] |
http://www.altera.com/products/ip/ipm-index.html可以查到altera支持的所有IP
core，这些IP core在QuartusII v4.0中都可以支持，至于哪些是可以在CPLD中实现就要视具体情况而定！ |
[2004-5-25 10:55:46] |
| [问：jinhuxi] |
MAXPLUS2支持取余操作符REM吗？,有什么很好的方法实现对一个大数的求余操作啊? |
| [答：ARobin] |
VHDL和Verilog语言支持的操作符MAXPLUS2都支持 |
[2004-5-25 10:55:49] |
| [问：yangzhuoyan] |
怎样减少CPLD输出的干扰脉冲 |
| [答：Mark] |
你可从单板的设计中完全避免这种干扰，任何数字器件的输出都有干扰，您可参阅数字器件pcb设计一类的规范来避免这类干扰。 |
[2004-5-25 10:59:35] |
| [问：lidan] |
我有一个设计，采用的是APEX
EP20k200BC356-1XV，利用率是80％，如果要转成MAXII器件，请建议可采用什么型号的器件？成本会降低吗？谢谢。 |
| [答：CRobin] |
建议你转到Cyclone系列的芯片或stratix芯片，MAXII容量较小，是低端的CPLD。具体的设计可以在会后，和我们联系。 |
[2004-5-25 11:03:54] |
| [问：huijing
wang] |
请问用FPGA扩展多个串口通信，如何实现？ |
| [答：CRobin] |
在FPGA内部做相应的串口逻辑，选择适合的IO电平标准，网络上有不少写好的UART和I2C的库可以下载 |
[2004-5-25 11:05:43] |
| [问：ljiangf] |
quartus 2 能否支持以前maxplus 2支持的下载板 |
| [答：Duke] |
支持,QUARTUS2兼容MAX+PLUS2软件, |
[2004-5-25 11:06:06] |
| [问：gk.h] |
不同容量的maxii器件，封装是否相同，这样就可以方便的更换而不需要改板？ |
| [答：Emma] |
不同容量，同种封装的器件管脚兼容！ |
[2004-5-25 11:06:36] |
| [问：kennypan] |
Has MAX II family CPU configure
port? |
| [答：Emma] |
Yes, you can comfigure MAX II using CPU! |
[2004-5-25 11:07:14] |
| [问：maxplus] |
在quartus综合出来的VO和SDO采用modelsim仿真的时候会出现这样的情况：如果代码里有sram，在读取数据的时候，间隔很长时间读一个数据，如果读使能只有一个时钟的话，这个数不能被读出，只要将读使能延长一个时钟周期才能读出来，请问这是怎么回事？ |
| [答：ARobin] |
请将此问题发到Mysupport.altera.com上去，我们的工程师会迅速帮您解决。 |
[2004-5-25 11:07:59] |
| [问：lidan] |
MAXII支持内部三态吗？ |
| [答：Duke] |
不支持内部三态电路 ,实现三态需要在I/O 上, |
[2004-5-25 11:08:56] |
| [问：kench] |
用vhdl設計時，怎樣才能節約資源，編程時有哪些注意事項？ |
| [答：ARobin] |
请访问http://www.altera.com/literature/lit-qts.jsp下载QuartusII
Handbook，其中对代码风格有详细的阐述。 |
[2004-5-25 11:10:09] |
| [问：gk.h] |
maxii芯片中的flash部分如何使用，是将下载程序放在里面从而上电不丢失，还是可以由用户确定，这样就可以做一个rom，来存储配置信息？ |
| [答：Emma] |
MaxII中的flash可以由用户确定，存放一些配置信息。另外 MAX
II是cpld，下载程序在掉电后是不会消失的！ |
[2004-5-25 11:10:37] |
| [问：qiwanchen] |
在使用maxplusii时发现vhdl程序在别的编译中能同过，而在MAXPLUSII中通不过,Why? |
| [答：Duke] |
你需要转换到QUARTUS2上,MAX+PLUS2对VHDL 一些语句不支持 . |
[2004-5-25 11:11:09] |
| [问：kw
qiang_2000] |
在写CPLD的时候，用usb通过pc机给CLPD传输数据是怎么传的？ |
| [答：ARobin] |
您说的是Altera 的USB下载电缆么？Altera公司因为技术保密的原因暂时不能对用户提供数据传输格式。 |
[2004-5-25 11:11:50] |
| [问：kilone] |
Quartus II 在支持 Stratix II 新的ALM 结构和 NIOS-II
开发方面有什么改进，请从综合、P&R效率和IDE调试环境等方面分别说明，谢谢！ |
| [答：ARobin] |
请访问http://www.altera.com/literature/lit-stx2.jsp下载Stratix
II的手册，上面有详细阐述。 |
[2004-5-25 11:12:56] |
| [主持人：ChinaECNet] |
各位观众，现在用户提问很踊跃，专家正在逐一回答。请耐心等待您问题的答案，同一问题请不要多次提交。 |
[2004-5-25 11:13:44] |
| [问：maxplus] |
quartus生成的fifo和rpll怎么样在modelsim中仿真？为什么quartus3.0综合出来的VO和SDO在modelsim5.7c下仿真不了呢？总是一开始就会出现hold
time 的问题，但是不管时钟频率怎么改变都不行，最后所有的数据都是零，请问怎么解决这两个问题？ |
| [答：Mark] |
在modelsim下仿真quartus生成的器件您需要添加仿真库。在做时序仿真时先确认仿真库是否添加正确。您的时序仿真应当是锁相环对应的库文件不对。 |
[2004-5-25 11:14:21] |
| [问：张振坤] |
ISP编程通过什么接口进行？能编程多少次？编程电压多高？ |
| [答：CRobin] |
CPLD和FPGA都可以通过芯片的JTAG口进行编程，FPGA还提供专用的配置引脚，通过配置芯片进行配置。CPLD编程的次数看随工艺的不同而变化，但都不大可能出现不够的情况。 |
[2004-5-25 11:14:37] |
| [问：lidan] |
MAXII支持5V的IO管脚电压吗？ |
| [答：CRobin] |
支持 |
[2004-5-25 11:15:06] |
| [问：qiwanchen] |
maxii和FPGA的抗干扰性比较？ |
| [答：Mark] |
您好，能说明一下是什么干扰吗？ |
[2004-5-25 11:15:53] |
| [问：zhang
guohua613] |
FLEX
10K系列CPLD中介绍支持PCI总线是何意思？它的内部结构和MAX9000有何区别？ |
| [答：CRobin] |
支持PCI总线是支持PCI电平的意思，用户可以在芯片中实现PCI的接口逻辑，然后直接挂接在PCI总线上，无需电平转换 |
[2004-5-25 11:16:08] |
| [问：Lawson_jian] |
购买开发板请问怎么联系？ |
| [答：Susan] |
Please contact our distributos for more information. The
board will be ready at Q3 2004. |
[2004-5-25 11:16:42] |
| [问：xuzhiping] |
请问网络版和正版的区别及报价 |
| [答：Dawson] |
网络版只支持部分器件和基本功能，请参考https://www.altera.com/support/software/download
/altera_design/quartus_we/dnl-quartus_we.jsp正版支持所有器件和所有功能，也包括modelsom
altera edition,关于价格请跟我们的代理联系 |
[2004-5-25 11:18:26] |
| [问：bison] |
MAX
II型EPLD是否具有某些FPGA的功能特点，比如DSP核？ |
| [答：Mark] |
是的，但MII中没有dsp核 |
[2004-5-25 11:19:17] |
| [问：pandaupsa] |
我用的是MAX7128SLC84-15，发现没有激活或者没有用到的引脚是与地相连的，请问怎么设置才能让其不与地相连。或者告诉哪错了？ |
| [答：Mark] |
您可设置这些管脚为输入三态 |
[2004-5-25 11:20:12] |
| [问：danguo] |
请问：利用max+plusII与QuartusII对同一段VHDL程序进行仿真时，为何差异比较大，主要是体现在对计数器的初值赋值上。 |
| [答：ARobin] |
MPii和Qii采用了不同的综合算法，您的问题请发到MySupport.altera.com上去，我们的工程师将迅速帮您解决。 |
[2004-5-25 11:20:26] |
| [问：gk.h] |
我可以把max
ii的flash设计为上电不丢失的ram吗，这样就可以mcu的配置信息存在里面，不用加入另外的ram了？ |
| [答：ARobin] |
可以。 |
[2004-5-25 11:20:56] |
| [问：qin] |
MAX II较之MAX有那些优点?所用的设计软件是否能向下兼容? |
| [答：Emma] |
第一，MAXII和MAX相比：1/2的价格，1/10的功耗，2X的性能 和4X的容量。第二，MAXII只能用Quartus
II进行设计，MAX在QuartusII 和 MAXPLUS II中都可以。 |
[2004-5-25 11:21:05] |
| [问：ratting] |
CPLD在功耗和抗外部环境干扰（温湿度、辐照、电源波动）方面的特征优势何在 |
| [答：Duke] |
可以参考数据手册上关于功耗的计算方法。CPLD采用CMOS工艺，具有非易失性，其抗干扰性强。 |
[2004-5-25 11:21:15] |
| [问：x040526] |
如何用CPLD如何实现两倍频？ |
| [答：ARobin] |
不能用逻辑实现任何时钟速度下的两倍频。 |
[2004-5-25 11:22:20] |
| [问：samire] |
请详细介绍Quartus
II设计软件的优点和设计流程.它采用何种语音编程? |
| [答：Dawson] |
可参考QuartuII
handbook,http://www.altera.com/literature/lit-qts.jsp,如需进一步的学习，也可参加我们的在代理所设的培训中心的培训课程 |
[2004-5-25 11:22:20] |
| [问：Chenbx] |
使用QUARTUS3.0的用户可以升级为4.0吗？需要什么样的步骤？需要多少花费呢？ |
| [答：Horace] |
We have a program to offer special pricing for Quartus II,please send
me email ( horacelai@cytech.com ) for details. |
[2004-5-25 11:23:05] |
| [问：huyouyiaa] |
请问一下流水线加法是怎么回事。我做了一个八位的，但是总感觉像是两个四位的并联。能不能举出一个例子，比如八位，两级流水线的。 |
| [答：Mark] |
流水线在这里的概念是增加寄存器级数使逻辑级数降低，达到更快的速度。具体如何分级要看您的具体设计。 |
[2004-5-25 11:23:16] |
| [问：wplusplus] |
我要在ARM
CPU上扩展一个IDE接口，用ALTERA的什么器件比较好？这个IDE接口的IP是不是有现成的，多少钱。最快、价格还好的解决方案能否推荐？ |
| [答：Dawson] |
可选择我们的Cyclone系列器件，根据你的功能，EP1C3的容量应该可以满足。关于具体价格和内部设计事宜可跟我们的代理联系。 |
[2004-5-25 11:25:15] |
| [问：x040526] |
时钟抖动在cpld中有解决办法吗？ |
| [答：CRobin] |
可以使用FPGA中的PLL，可以有效地抑制时钟抖动。 |
[2004-5-25 11:25:59] |
| [问：qu] |
如何用vhdl怎么写并串转换？ |
| [答：Emma] |
可以到altera的网站上找参考设计，或者参考相关的VHDL的书！ |
[2004-5-25 11:26:55] |
| [问：stardust] |
我们用Altera器件做总线接口的时候，用QuartusII进行后仿真，发现三态输出总是Z，后来发现实际电路的输出却是正常的。为什么会出现这种情况? |
| [答：Mark] |
您进行后仿真的时候是否您的逻辑已经完成初始化开始工作并在总线上有输出？当有cpu或dram介入的仿真需要很久之后才完成初始化，而在单板上却不到一秒时间。 |
[2004-5-25 11:27:04] |
| [问：hcsb] |
在用MAX7128SLC84-15设计时候，发现时钟不能从所有的IO脚送入，否则编译出错，为什么？ |
| [答：Dawson] |
一种可能是该io是特殊引脚，请check the io,if it couldn"t run,pls contact our dist
for depth communication. |
[2004-5-25 11:30:27] |
| [问：samire] |
什么是chip editor?它有那些作用? |
| [答：Duke] |
Chip Editor能显示器件内部结构，能看到非常详细的逻辑单元内部结构和连线，并可进行适当的调整。 |
[2004-5-25 11:30:52] |
| [问：xingfeng10] |
我是一名学生，刚刚接触CPLD，我想知道该怎么样由浅入深的学习CPLD |
| [答：Emma] |
altera的CPLD有三个系列，MAX 7000,MAX 3000 和MAX
II，你可以到altera网站（http://www.altera.com/products/devices/dev-index.jsp），下载相关的handbook。MAX
7000,MAX 3000 可以用MAXPLUS II进行开发，MAX II可以用Quartus II开发！ |
[2004-5-25 11:30:52] |
| [问：alay] |
使用QUARTUS3.0的用户可以升级为4.0吗？需要什么样的步骤？需要多少花费呢？ |
| [答：Susan] |
For Quartus Web Edition, you can go to www.atltera.com to download the
software for Free. For subscription, it depeds on what kind of
license that you are going to buy. Please contact our
distributors to get more detail information. |
[2004-5-25 11:31:20] |
| [问：wang
lei_0423] |
你好,我现在想用cpld做四路波形,可是想用电路图搭,就是在软件中找不到现成的分频器,急死我了! |
| [答：CRobin] |
QuartusII4.0的LPM库中有Counter，可以实现分频 |
[2004-5-25 11:32:32] |
| [问：qu] |
在maxplus中，为什么用×之后，仿真中总是出现一些其他得数。比如：x＝y，z＝x×y，则在5×5＝25与6×6＝36之间总出现28，20等之类得数，每个连续的数之间总有这些数？ |
| [答：Emma] |
由于每个数据线并不是同时跳变的，所以造成了这个情况！请使用同步设计！ |
[2004-5-25 11:32:46] |
| [问：zdf_1974] |
cpld的端口的驱动能力有多大 |
| [答：Mark] |
请参阅相应cpld的数据手册，不同的电平标准驱动能力不同 |
[2004-5-25 11:33:28] |
| [问：ecnan
jing_EBY7E] |
CPLD支持1.8V的I/O吗？ |
| [答：Emma] |
是的，CPLD支持1.8V 的I/O！ |
[2004-5-25 11:35:19] |
| [问：huyouyiaa] |
用sdconfig.exe测试时，用并口监视软件发现从并口发出的数据只有0x01。而我看了cpld的代码，里面根本就没有处理0x01数据的代码。我不知道是我的资料不对还是我的sdconfig.exe的用法不对。不知能用ccs来测吗？ |
| [答：ARobin] |
请将此问题发到Mysupport.altera.com上，我们的工程师将迅速帮您解决、 |
[2004-5-25 11:36:43] |
| [问：kuang
shunlan] |
请问新一代的逻辑器件同以前的器件明显的不同在那里？运用新一代器件设计时需要特别注意那些地方？ |
| [答：Duke] |
MAX2采用了查找表形式,并嵌入了FLASH (8K) ,使用MAX2需要注意嵌入FLASH的用法,可在MAX2的DATASHEET
中找到详细使用方法, |
[2004-5-25 11:36:57] |
| [问：kandyliuy] |
希望专家就如何在逻辑设计中解决延时的问题。谢谢！ |
| [答：Dawson] |
延时是不可避免的，它是由器件的特性和你的设计决定的。但延时的概念是相对于某个信号，所以请从这个角度出发去解决你的问题。 |
[2004-5-25 11:37:11] |
| [问：gk.h] |
maxii器件每次作编译后差别大吗，有的芯片即使作很小的改动，再次编译后时序差别就很大，不知道maxii如何？ |
| [答：ARobin] |
这要看您的改动是否影响了关键路径。如果不做任何设计改动和设置改动，每次编译的结果都是一样的。 |
[2004-5-25 11:38:13] |
| [问：suda314] |
MAX300A和MAX7000A中每个宏单元和语句之间有什么管系？就是每个宏单元能分配多少条语句？ |
| [答：Dawson] |
这要看你具体的语句所表述的行为。很难说有一个固定的关系。 |
[2004-5-25 11:39:38] |
| [问：shl] |
请问如何购买到MAXII的评估板及开发套件 |
| [答：Mark] |
请联系您的供应商 |
[2004-5-25 11:39:57] |
| [问：gy.zy] |
新一代CPLD怎么样编程?是否用专用语言?编程硬件是否便宜? |
| [答：Mark] |
所有流程及逻辑输入均和老cpld相同 |
[2004-5-25 11:41:17] |
| [问：zouhr] |
cpld的设计最快可以达到多少频率。fpga的设计最快可以达到多少频率。 |
| [答：Dawson] |
其实这都要取决于你的设计。 |
[2004-5-25 11:41:53] |
| [问：xudong173] |
请问贵公司什么时候能够将MaxplusII软件和QuartusII软件和为一体？ |
| [答：Emma] |
现在已经把MAXPLUS II的界面集成到Quartus II v4.0中了，并且Quartus
II可以支持所有的altera的器件，另外MAXPLUS II在今后可能不再升级了！ |
[2004-5-25 11:41:58] |
| [主持人：ChinaECNet] |
For enquiry, please contact SOPCWorldAsia@altera.com |
[2004-5-25 11:43:33] |
| [问：yang
zhuoyan] |
怎样优化cpld的内部电路，使其电路延迟尽可能减小？那种语言最适合于cpld的设计。 |
| [答：Dawson] |
采用同步设计，尽量减少组合逻辑级联的级数。没有拿种语言适合于CPLD设计这样的说法。 |
[2004-5-25 11:44:07] |
| [问：gk.h] |
有没有比较详细的quartus的中文教程呀？如果有，哪里有下载？ |
| [答：Keith] |
You can download the chinese version "Introduction to Quartus II" at
altera.com http://www.altera.com/literature/manual
/intro_to_quartus2_chinese.pdf |
[2004-5-25 11:45:24] |
| [问：lidan] |
winXP下，如何下载QUARTUS2数据？ |
| [答：Mark] |
与其他操作环境相同 |
[2004-5-25 11:47:18] |
| [问：kennypan] |
ALTERA目前有几个型号的MAX II产品已经量产？ |
| [答：Susan] |
Our first ES sample EPM 1270 will be ready on Aug. EPM240
& EPM570 ES devices will be ready on Oct. All production devices will
be ready at the end of year. |
[2004-5-25 11:48:01] |
| [问：XXN1231] |
请问你们说的最新的架构是什么?有什么特点和优势?谢谢! |
| [答：Dawson] |
基于Logic element,configuration flash and user flash,about the advantage
and the speciality of the architecture,pls refer to the handbook |
[2004-5-25 11:49:10] |
| [主持人：ChinaECNet] |
如果您需要更进一步的信息咨询，请联系 SOPCWorldAsia@altera.com |
[2004-5-25 11:49:34] |
| [问：gk.h] |
max ii的产品价格与其他的厂家的芯片相比有什么优势？ |
| [答：Susan] |
Compare with MAX II with MAX 7000AE, MAX II has the advantages
of 1/2 the cost, 1/10th the poswer consumption, 2X perfromace
increase and 4X desnity increase. |
[2004-5-25 11:49:50] |
| [问：张振坤] |
MAX II的应用范围，有那些成功的案例？有没有参考设计资料？ |
| [答：Duke] |
MAXII具有PCI的接口能力，ALtera可以提供PCI的IP Core。 |
[2004-5-25 11:50:37] |
| [问：张振坤] |
有没有Quartuns II
V4.0网络版软件?从何处可以下载? |
| [答：Susan] |
We have Quartus II web edtion that we can download from www.altera.com
or you may contact our distributors to get the CD of software. |
[2004-5-25 11:53:03] |
| [问：zhang
guohua613] |
FLEX10K中提到PCI总线是何意思？ |
| [答：Mark] |
指FLEX10K器件可支持pci总线 |
[2004-5-25 11:53:46] |
| [问：hpgold] |
MAX3000系列比MAX7000系列具有那些优势？封装一样的话，是否可以互换？ |
| [答：Dawson] |
max3000具有更高的性价比，由于它针对大量的产品应用。封装一样的话，可以互换，不过要注意他们在io上有个别的区别 |
[2004-5-25 11:54:32] |
| [主持人：ChinaECNet] |
各位观众，由于听众提问较多。中电网将延长提问时间到12：00。 |
[2004-5-25 11:55:11] |
| [问：riple] |
altera 是否提供最新版本quartus4.0的试用版。一些open
core plus指明只支持4.0 sp1及以上版本的quartus.如可能的话，如何得到试用版？可否申请光盘？ |
| [答：Dawson] |
提供，可以在网上下载。 |
[2004-5-25 11:55:18] |
| [问：XXN1231] |
现在的CPLD如何与FPGA竞争?请问您认为以后的两者是怎样的一个发展趋势?谢谢! |
| [答：Duke] |
CPLD与FPGA是两个应用领域, CPLD会考虑成本因素 , |
[2004-5-25 11:55:19] |
| [问：qin] |
后宏单元时代的具体含义是什么？是否是宏单元要淡出市场？ |
| [答：Dawson] |
这是在目前技术发展的结果。用LOGIC ELEMENT replaces the macrocell. |
[2004-5-25 11:57:12] |
| [问：spdut] |
我在哪可以买到CPLD/FPGA，我在辽宁大连！！！邮购也可以，请介绍几家！谢谢！ |
| [答：CRobin] |
你可以浏览你的芯片提供商的网站，查找代理。如果使用的Altera的芯片，请和我们联系。 |
[2004-5-25 11:57:51] |
| [主持人：ChinaECNet] |
现在座谈即将结束。欢迎各位填写在线座谈页面的问卷调查，并请于明天中午12点以前提交。前100名注册参加座谈并填写问卷调查的网友将有资格获得Altera
公司提供的标有MaxII的精美收音机一台。 |
[2004-5-25 11:58:45] |
| [主持人：ChinaECNet] |
祝大家事业有成、生活愉快！欢迎多提宝贵意见，欢迎关注中电网，下次再见。 |
[2004-5-25 11:59:39] |
中电网官方微博
